

# Bericht der Herbsttagung der

# Studiengruppe für Elektronische Instrumentierung

## 22. – 24. September 2008

# Max-Planck-Institut für Plasmaphysik, Teilinstitut Greifswald, IPP



Herausgeber: Dr. F. Wulf HMI-B 623 Berlin, Dezember 2008

ISSN 0936 - 0891



Bericht der Herbsttagung der

Studiengruppe für Elektronische Instrumentierung

22. - 24. September 2008

Max-Planck-Institut für Plasmaphysik, Teilinstitut Greifswald, IPP



Herausgeber: Dr. Friedrich Wulf HMI-B 623 Berlin, Dezember 2008

ISSN 0936 - 0891

Helmholtz-Zentrum Berlin für Materialien und Energie GmbH Abteilung Experimentsysteme Glienicker Str. 100 14109 Berlin

ZENTRUM BERLIN für Materialien und Energie

HELMHOLTZ

## Teilnehmerliste

#### <u>Name</u>

Bönisch, Dr. Sven

Brand, Dr. Holger Büchner, Dr. Andree Bürkmann-Gehrlein, Klaus

Drochner, Dr. Matthias Dube, Sascha

Ebersoldt, Dipl. -Ing. (BA) Andreas Etter, Dipl. -Ing. Jörgen Goettmann, Dipl.-Ing. Walter

Hürttlen, Dipl.-Ing. Werner Kämmerling, Peter Kemnitz, Beate

Kirchhof, Dipl.-Ing. (FH) Michael Koch, Dr. Karsten Kreidl, Dipl.-Ing. (FH) Harald Leege, Dr.-Ing. Dr. Karl-Wilhelm Mauro, Dr. Sergio Meisel, Dr. Ulrich Müller, Dr. Klaus-Dieter Notz, Dr. Dieter Paul, Dr. Hans-Joachim

Petry, Dr.-Ing. Klaus Plêsko, Mark Pröhl, Dr.-Ing. Dieter Rahn, Joachim

Rausch, Dipl. -Ing. Rainer Richter, Rolf Rüschmann, Gustav Schacht, Jörg

Schäfer, Dipl.-Ing. Torsten Schlote-Holubek, Dipl.-Ing. (FH) Klaus Siepermann, Peter Spelthann, Hans-Dieter Stolper, Dipl. -Ing. Matthias Templar-Gierß, Alison von Walter, Dipl.-Ing. Peter Voß, Dipl.-Ing. Oliver Wagner, Dipl.-Ing. Karl Wiedmann, Frank Wolf, Prof. Dr. Robert

Wulf, Dr. -Ing. Friedrich

#### <u>Institut</u>

Helmholtz-Zentrum Berlin für Materialien und Energie GmbH **GSI** Darmstadt Forschungszentrum Dresden Rossendorf e.V. Berliner ElektronenspeicHerrning-Gesellschaft für Synchrontronstrahlung m.b.H. (Bessy) Forschungszentrum Jülich GmbH, ZEL Helmholtz-Zentrum Berlin für Materialien und Energie GmbH Forschungszentrum Karlsruhe GmbH - IPE National Instruments, Vertriebsbüro Ost Helmholtz-Zentrum Berlin für Materialien und Energie GmbH Forschungszentrum Jülich GmbH, Abt. IBN-TAE Forschungszentrum Jülich, ZEL Max-Planck-Institut für Plasmaphysik, Teilinstitut Greifswald **EBV Elektronik GmbH GSI** Darmstadt Nu Horizons Electronics GmbH Forschungszentrum Dresden Rossendorf e.V. Wiener Plein & Baus GmbH privat privat DESY Hamburg F1 Uni Hannover, Fachbereich Physik , Fakultät für Mathematik u. Physik Forschungszentrum Karlsruhe GmbH, IPE Cosylab Forschungszentrum Dresden Rossendorf e.V. Berliner Elektronenspeicherring-Gesellschaft für Synchrontronstrahlung m.b.H. (Bessy) Forschungszentrum Jülich GmbH, Abt. IBN-TAE **EBV Elektronik GmbH** privat Max-Planck-Institut für Plasmaphysik, Teilinstitut Greifswald Rohde & Schwarz Forschungszentrum Karlsruhe GmbH w3l GmbH Acqiris Data Conversion Instruments DESY Hamburg MKS 4 LeCroy Europe GmbH Universität Heidelberg, Physikalisches Institut Rohde & Schwarz MPI für Astronomie National Instruments Germany GmbH Max-Planck-Institut für Plasmaphysik, Teilinstitut Greifswald Helmholtz-Zentrum Berlin für Materialien und Energie GmbH



Teilnehmer der SEI-Herbsttagung 2008, Max-Planck-Institut, IPP Greifswald

HELMHOLT

ZL

ZENTRUM BERLIN für Materialien und Energie

HELMHOLTZ ZENTRUM BERLIN

für Materialien und Energie

E		
Vorträge	Seite	
<b>Zusammenfassung</b> Dr. Friedrich Wulf, Helmholtz- Zentrum Berlin	- IX -	
Wendelstein 7-X Prof. Dr. Robert Wolf, Max-Planck-Institut IPP Greifswald	- 1 -	
Prototyp W7-X Steuerung Jörg Schacht, Max-Planck-Institut IPP Greifswald	- 16 -	
Ein Serielles I/O (SIO) Konzept mit modularer Data-Akquisition (DAQ) Peripherie Dr. Karl Behler, Max-Planck-Institut IPP, Garching (Video Konferenz)	- 30 -	
Basic of Phase Noise Measurements Torsten Schäfer, Rohde & Schwarz	- 48 -	
FPGAs von Xilinx: Technologien und Trends Harald Kreidl, Nu Horizons Electronics GmbH	- 78 -	
Neue Quenchdetection für das Fusionsexperiment W7-X Dr. Klaus Petry, FZ Karlsruhe	- 108 -	
Batterie-Management für Lithium-Ionen Akkus Klaus Schlote-Holubek, FZ Karlsruhe	- 117 -	
CompactRIO – The Intelligent Reconfigurable I/O Talking LabVIEW, EPICS and everthing else Frank Wiedmann, National Instruments	- 128 -	
Using Highfrequency Realtime DSOs as Fast Aquisition Systems Thomas Stüber, LeCroy Europe GmbH	- 142 -	
Altera FPGA- Technologie und Entwicklungswerkzeuge der Firma EBV Rolf Richter, Michael Kirchhof, EBV Elektronik	- 155 -	
<b>Neues von der "LogicBox"</b> Peter von Walter, Universität Heidelberg, Physikalisches Institut	- 178 -	
Anmerkungen zum Large Hadron Collider LHC Dr. Dieter Notz, Desy Hamburg	- 213 -	
LabVIEW Object oriented programming (LVOOP) Dr. Holger Brand, GSI Darmstadt	- 217 -	
Hochpräzise Messung transienter Oberflächenphotospannungen Dr. Sven Bönisch, Th. Dittrich, S. Dube, P. Zabel, Helmholtz-Zentrum Berlin	- 257 -	



Dr. Friedrich Wulf, Helmholtz-Zentrum Berlin



Prof. Dr. Robert Wolf, Max-Planck-Institut, IPP Greifswald



Dr. Klaus Petry, FZ Karlsruhe



Klaus Schlote-Holubek, FZ Karlsruhe



Frank Wiedmann, National Instruments Mark Plêsko, Cosylab



Thomas Stüber, LeCroy Europe GmbH



Rolf Richter, EBV Elektronik



Peter von Walter, Universität Heidelberg



Dr. Dieter Notz, Desy Hamburg



Dr. Holger Brand, GSI Darmstadt



Dr. Sven Bönisch, Helmholtz-Zentrum Berlin



Kolloqium



## Zusammenfassung

Dr.-Ing. F. Wulf

Die 97. Tagung der **S**tudiengruppe für **e**lektronische **I**nstrumentierung (SEI-Herbsttagung 2008) fand vom 22. bis 24. September 2008 im Max-Planck-Insititut für Plasmaphysik (IPP) - Teilinstitut Greifswald - statt. Der Tagungsband enthält 14 Beiträge aus den unterschiedlichen Bereichen der Informationstechnik und der Steuerungstechnik für Großgeräte, insbesondere Wendelstein 7-X. Ich danke allen Vortragenden und Autoren für die sehr interessanten Beiträge. Mein besonderer Dank gilt Herrn Prof. Dr. R. Wolf und seinen Mitarbeitern für die gute Organisation und informative Besichtigung des Aufbaus von Wendelstein 7-X. Die Beteiligung mit 41 Personen aus 21 Forschungseinrichtungen und Industriefirmen ermöglichte wieder eine intensive Diskussion über die Instrumentierung komplexer Experimentsysteme und Großanlagen.

Der Stellarator Wendelstein 7-X ist ein ehrgeiziges Projekt und ein wichtiger Baustein für die Entwicklung zukünftiger Fusionsreaktoren. Die Inbetriebnahme soll 2014 erfolgen und das erste Plasma (8 MW 10 s Entladung) erwartet man Anfang 2015. Die volle Ausbaustufe mit 10 MW Dauerbetrieb wird für 2019/20 angestrebt. Das Kontrollsystem ist eine Eigenentwicklung, das für das Projekt WEGA (Wendelstein Experiment in <u>G</u>reifswald zur <u>A</u>usbildung) entwickelt wurde und als Middleware OPC Technik eingesetzt wird. Für die schnelle Datenerfassung wurde ein Konzept für eine serielle Übertragung der Daten mit einer Bandbreite von 700 MB/s und einer zeitlichen Korrelation von 20 ns entwickelt. Die Quenchdetektion für Wendelstein 7-X wurde zusammen mit dem Institut für Prozessdatenverarbeitung und Elektronik (IPE) des Karlsruher Institut für Technologie (KIT) entwickelt. Es ist ausgelegt für 600 Detektoren, nutzt QVersion, LabVIEW, ADWin Komponenten und besitzt eine Schnittstelle zu WinCC. Das System ist auch für ITER einsetzbar und das KIT nimmt deshalb auch an der Ausschreibung für die Instrumentierung von ITER teil.

Die Weiterentwicklung der LabVIEW Plattform ermöglicht deren Einsatz auch für große Steuerungs- und DAQ-Systeme. Auf der unteren Ebene wird das erweiterte CompactRio System direkt mit EPICS verbunden und ermöglicht ein einfaches Plug and Play. Objektorientierte Konzepte wurden in LabVIEW mit der Version 8.2 (LVOOP) eingeführt. Im Gegensatz zu konventionellen Programmiersprachen, wie C<sup>++</sup> oder JAVA, folgt LabVIEW dem Datenfluss-Paradigma. Das gilt auch für LVOOP. LabVIEW behandelt Objekte nicht als Entitäten, sondern definiert mit Hilfe der LabVIEW Klassen neue Datentypen. Herr Dr. H. Brand<sup>1</sup> von der GSI hat einen Entwurf für eine Klassenbibliothek erstellt. An der Erstellung und deren Nutzung können sich alle Interessenten beteiligen<sup>2</sup>.

Ein weiterer Schwerpunkt der Tagung beschäftigte sich mit dem Einsatz von FPGA für die unterschiedlichen Aufgaben der DAQ und Steuerungstechnik. Hierzu wurden Vorträge über die aktuellen Entwicklungen der Firmen XLINX und Altera gehalten. Der Einsatz in den Forschungseinrichtungen wird erschwert durch die mangelnde Personalkapazität und die kurzfristigen Zeitverträge. Es soll daher versucht werden, die Ressourcen der einzelnen Institute noch stärker zu bündeln. Dafür wurde eine webbasierte Plattform<sup>3</sup> eingerichtet, die

<sup>1</sup><u>H.Brand@gsi.de</u>

<sup>&</sup>lt;sup>2</sup> <u>http://wiki.gsi.de/cgi-bin/view/NIUser/LabVIEWObjectOrientedProgramming</u> <u>http://wiki.gsi.de/cgi-bin/view/NIUser/HGFBaseClassLibrary</u>.

<sup>&</sup>lt;sup>3</sup> <u>http://wiki.gsi.de/cgi-bin/view/SEI.</u>

eine verstärkte Zusammenarbeit zwischen den Instituten ermöglichen soll. Es wird außerdem angestrebt, eine Vereinbarung mit den Herstellerfirmen zu treffen, die eine kostengünstige Nutzung der FPGA tools und Bibliotheken erlaubt. Ansprechpartner ist Herr P. Kämmerling<sup>4</sup> vom Zentralinstitut für Elektronik (ZEL) im Forschungszentrum Jülich (FZJ).

HELMHOLTZ

**ZENTRUM BERLIN** für Materialien und Energie

Die von dem Physikalischen Institut der Universität Heidelberg<sup>5</sup> entwickelte programmierbare LogicBox ist erweitert und für den kommerziellen Vertrieb durch die Firma Plein&Baus GmbH (WIENER) optimiert worden. Die 27 Sub-Board-Typen können einfach zusammengeschaltet und für die entsprechende Anwendung mit LabVIEW programmiert werden. Sie können sowohl in NIM wie auch VME Modulen eingesetzt werden.

Die Entwicklung auf dem Gebiet der LI-Ionen Akkus macht beachtliche Fortschritte. Sie erreichen Leistungsdichten von 4000 W/kg und sollen eine Lebensdauer von mehr als 20 Jahren besitzen.

In einem anschaulichen Bericht wurde über den Start, die Zielsetzung und die technologischen Herausforderungen des Large Hardron Collider LHC berichtet. Alleine die erwartete Datenmenge von 15 PByte (10<sup>15</sup>) pro Jahr füllt 3 Millionen DVDs, die aufeinander gestapelt so hoch sind wie der Mont Blanc (4800 m).

Für die Messung der transienten Oberflächenphotospannungen von CdS Schichten zur Bestimmung der Relaxationsmechanismen in sehr dünnen Schichten (2-20 nm) wurde im HZB-Berlin ein Messsystem mit sehr hochohmigen (10 G $\Omega$ , C<sub>in</sub>< 1pF) differenziellen Eingängen entwickelt. Es ermöglicht erstmals die Messungen über einen Zeitbereich von 10 ns bis 0,1 s mit einer Auflösung von 14 Bit, 100MS/s, die für einen Transienten 10<sup>8</sup> Datenpunkte aufnimmt.

Voraussetzung für derartige Entwicklungen sind leistungsfähige und moderne Messgeräte, die auf der Industrieausstellung vorgestellt wurden. Ergänzt wurden die Informationen durch den Vortrag der Firma Rohde & Schwarz über die Messung von Phasenrauschen und dem Bericht über die neue Oszillografen Generation der Firma LeCroy, die u.a. über einen sehr schnellen Datentransfer verfügen.

Die SEI-Frühjahrstagung 2009 findet vom 23. bis 25. März 2009 im Zentralinstitut für Elektronik (ZEL) im Forschungszentrum Jülich statt. Die SEI-Herbsttagung ist vom 21. bis 23. September im neuen Helmholtz Zentrum Berlin für Materialien und Energie GmbH geplant.

<sup>&</sup>lt;sup>4</sup> <u>P.Kaemmerling@fz-juelich.de</u>

<sup>&</sup>lt;sup>5</sup> vwalter@physi.uni-heidelberg.de





# Wendelstein 7-X

**Robert Wolf** 

Max-Planck-Institut für Plasmaphysik, Greifswald

robert.wolf@ipp.mpg.de

## Contents

- Nuclear fusion and magnetic confinement
- Magnetic confinement concepts and the role of Wendelstein 7-X
- Wendelstein 7-X design and construction

R. Wolf, SEI Tagung, Greifswald 22 September '08











R. Wolf, SEI Tagung, Greifswald 22 September '08







# The role of Wendelstein 7-X

### **ITER (tokamak)**

- demonstrate burning fusion plasma (500 MW fusion power, Q = 10)
- scientific and technical basis for demonstration power plant

### Wendelstein 7-X

- demonstrate reactor feasibility of stellarator concept
- · confinement of fast ions
- plasma exhaust
- steady state operation (10 MW plasmas for 30 minutes)



R. Wolf, SEI Tagung, Greifswald 22 September '08









## **Device parameters**





















R. Wolf, SEI Tagung, Greifswald 22 September '08





R. Wolf, SEI Tagung, Greifswald 22 September '08















$\mathbf{h}$	Project "Prototype W7-X Control System"
	Project aims and background
•	Integrated test of control, data acquisition, diagnostics operation, heating and data processing in a W7-X like environment (steady-state segmented operation, scalability, real-time control, interplay with slow control of XDV, on-line data analysis tools) at an early stage,
•	Demonstration of the W7-X operational safety concept,
•	W7-X like routine operation: application of control concepts under plasma experiment conditions,
•	Experience gain for department members of W7-X CoDaC,
•	Optimization of the operational ergonomics (e.g. for session leader) & integration of component control,
•	Early adoption of engineering and physics requirements with W7-X Control (e.g. test of feed-back density control),
•	Distribution of expert knowledge to WEGA team and Technische Dienste,
•	Early establishing of a test-bed for W7-X component commissioning (e.g.
	tests for remote operation without arbitrary access to torus hall)
	A prototype test was a fundamental request of the reviewer of design review on march 2005!
	SEI Herbsttagung (Jörg Schacht) 22. September 2008







Project "Prototype W7-X Control System" Project structure



#### Base team:

IPP

Department	Department	Function	
Machine Control	7	Head of project,	
		Central and local operational management,	
		Central and local segment control,	
		FCS hard- and software,	
		Safety System,	
		Electro-technics,	
WEGA	2	Deputy Head of project,	
		Machine operation,	
		Infrastructure,	
		WEGA components	
XDV	3	Local segment control,	
		DAQ hard- and software,	
TD electronic	2	Electronics and electro-technics	
Diagnostic	2	Diagnostic experts	
TD: Building service,	On demand	Fill orders	
mech. workshop,			
electro technique,			
	SEI Herbsttagung (Jörg S	chacht) 22. September 2008	11



Multiple experiments in one discharge (discharge time 125 s),



13

## **Project meetings:**

IPP

- one meeting every week,
- one "public" project meeting at beginning of a month
- actual 83 project meetings and a large number of technical meetings until now





SEI Herbsttagung (Jörg Schacht) 22. September 2008







SEI Herbsttagung (Jörg Schacht) 22. September 2008









SEI Herbsttagung (Jörg Schacht) 22. September 2008












SEI Herbsttagung (Jörg Schacht) 22. September 2008







# Ein Serielles IO Konzept mit modularer DAQ Peripherie

K. Behler, H. Blank, A. Buhler, H. Eixenberger, M. Fitzek<sup>1</sup>,
A. Lohs, K. Lüddecke<sup>1</sup>, R. Merkel, G. Neu, G. Raupp,
G. Schramm, W. Treutterer, M. Zilker,
ASDEX Upgrade Team

Max-Planck-Institut für Plasmaphysik, EURATOM Association, Boltzmannstr. 2, 85748 Garching, Germany <sup>1</sup> UCS GmbH, Seeshaupter Straße 15, 82393 Iffeldorf, Germany

#### SEI Herbsttagung 22. September 2008, Greifswald

SEI Herbsttagung, 22. September 2008, Greifswald – K. Behler et al.

#### Gliederung

- Das Problem
- Anforderungen
- Ein Lösungskonzept
- Was schon da ist, was noch fehlt, und was nicht kommen wird.
- Zusammenfassung und Ausblick



## Das Problemfeld: Feedback MHD Stabilization



#### Die wesentlichen Herausforderungen

- verteiltes System, großes heterogenes Team
- breit gestreutes Spektrum an Sensorik (Standorte, Elektronik, Betrieb)
- sehr verschiedene Diagnostiken (Physik, Zeitverhalten, Auswertung)
- daten- und rechenintensive Mess- und Analyseprozesse
- komplexe und vernetzte Physik-Algorithmen
- kritische Kopplung mit der schnellen Plasmaregelung

#### Schwerpunkt des Vortrags Elektronische Instrumentierung

#### Computerinterface mit modularer Analogperipherie

## Positionierung des SIO Konzepts im Problemfeld



SEI Herbstragung, 22. September 2000, Orensward – N. benier et al.

# Warum das Rad neu erfinden? - Requirement Analyse

- "non-functional" Requirements
- Inputanforderungen
- Outputanforderungen
- Konfigurationsmöglichkeiten
- Online- und Selbsttestfähigkeit
- Zeitzuordnung und -erfassung
- Echtzeitfähigkeit
- Interface zum Rechner

IPP

## "non-functional" Requirements

- Baukastensystem
  - Erweiterbarkeit
  - offen für neue Module, Sensoren, Algorithmen
- allgemeine Kriterien
  - billig
  - einfach
  - anpassbar
  - überschaubar
  - schnell erlernbar
  - nah am "Main Stream"

SEI Herbsttagung, 22. September 2008, Greifswald – K. Behler et al.

#### Inputanforderungen



_	Mirnov Sonden	ADC	128x	2 MHz (Moden bis 400 kHz)
_	ECE	ADC	64x 2 MHz	
-	Soft-X-Ray	ADC	256x	2 MHz (Turbulenzen)
_	Langmuir	ADC	320x	2 MHz (Fluktuationen)
_	Überwachung	?	4096x	1-1000Hz

- besondere Isolation, Entkopplung und Erdung
- spezielle Sensoren, Sonderbeschaltungen
- nichtlineare, unmittelbare Messwertumformung
- regelbares Gain/Strom-/Spannungsversorgung, schaltbare Filter

- Ausgabe zur Erzeugung von Analogsignalen (DAC) in Echtzeit
  - wenige Kanäle (typisch 16)
  - niedrige Taktraten (typisch 1-10 kHz)
- Veränderung von Konfigurationswerten in Echtzeit (parallel zur Datenerfassung, gleiche Samplingraten, determiniert)
  - Anpassung von Verstärkungsfaktoren
  - Änderung/Umschaltung von Samplingraten, Filterkoeffizienten, Kennlinien
  - Umschaltung von lokalen Algorithmen

. SEI Herbsttagung, 22. September 2008, Greifswald – K. Behler et al.

### Konfigurationsmöglichkeiten

- Konfigurationsmodus (off-line, seriell)
  - Adressierbarkeit jeder Karte und jeder einzelnen Komponente
  - schreib und lesbare Register und Speicher für Funktionsgruppen
    - Enable/Disable
    - Verstärkungsfaktoren
    - Filtereigenschaften
    - Kennlinien
  - "in place" ladbare Firmware (FPGA, DSP)
- Auslesen von Konfigurationsdaten
  - Betriebsmodi, Testergebnisse, Hardwarebeschreibung, Firmware read-out
- Messbetriebsmodus einschalten (echtzeitfähig, parallel, Neu-/Umkonfiguration nur in Taktpausen)

q

### Online- und Selbsttestfähigkeit

- Prüfung der Funktionsfähigkeit
- Kalibrierung der Analogstufen
- Testmodus, evtl. mit DAC/ADC Gruppen (z.B. Signal über DAC erzeugen und über ADC einlesen)
  - Selbsttest der analogen und digitalen Baugruppen
  - Betriebssimulation durch simultane parallele Ausgabe und Aufnahme

SEI Herbsttagung, 22. September 2008, Greifswald – K. Behler et al.

### zentrale Zeitzuordnung und Zeitnahme



11

- zeitliche Korrelation mit 20 ns erforderlich, stabil über lange Zeit
- verteilte Messsysteme (typ. 200 m Distanz), Laufzeitkorrektur
- Vorhandene Lösung des Zeitproblems
- Zeitnahme durch gleichzeitiges Speichern von Zeit- und Messwert
  - lokale Counter laufen gekoppelt an einen zentralen Counter
  - gleichzeitiges Erfassen des lokalen Counters (TDC) und des Analogwerts
  - Datentyp "time-stamped sample packet"
  - zentraler Counter wird kodiert über LWL-Netz verteilt
  - zentrales Auslösung von Ereignissen
- Interrupt bei Erreichen eines voreingestellten Counts (Komparator)
- Speichern eines Counts auf Kommando (Zeitmessung per Software)
- Triggerpuls Erzeugung nach Kommando, Interrupt oder Programm
- interner Speicher für "gemessene" Zeitvektoren, auslesbar in Echtzeit

#### Resultierende Anforderung: eingebauter TDC

## Echtzeitfähigkeit

- deterministisches Zeitverhalten
- "sofortige" Bereitstellung der Daten zur Verarbeitung
- "unmittelbarer" Weitertransport gemessener Daten
  - kurze Latenzzeiten
  - kleine Zwischenpuffer
  - DMA Fähigkeit (Effizienz und Unabhängigkeit von der CPU)
  - ausreichende Transferbandbreite
- Ausbreitung der Daten im Hauptspeicher eines Rechners
  - ausreichende Speicherbandbreite
  - schnelle Weiterverarbeitungsmöglichkeit
- Zugriffsmöglichkeit für Anwendungen (shared memory)

SEI Herbsttagung, 22. September 2008, Greifswald – K. Behler et al.

### Interface zum Rechner

# Kopplung eigenentwickelter Elektronik mit komplexer Rechnerhardware

- Daten Handling
  - hohe Datentransferraten
  - Direct Memory Access möglich
  - Zwischenpufferung mit geringer Latenz
- Mechanische Eigenschaften, Format
  - modular, gut zugänglich, zuverlässig steckbar, flexible Anzahl von Steckplätzen
  - leicht anpassbar an neue Rechner-/Bustypen (mitschwimmen im Mainstream)
- Programmierung
  - Treiber für multiple Betriebssysteme
  - Einheitliche Anwendungsschnittstelle für portable Anwendungssoftware







#### Vorgeschichte

- 80er Jahre Transputer-Links (Hertweck et al., Raupp/Richter, ...) Transputer-Rechner mit seriellen Links zur Peripherie Selbstbau Eingangsstufen mit seriellen Transputer-Links
- Ende der 90er HOTlink 1

Standardrechner mit PCI-bus

PCI-karten mit 8x HOTlink 1 (alternativ PCI-Karten mit Transputer-Links) Selbstbau Eingangsstufen mit HOTlink 1 (Umbau der alten Eingangsstufen)

• Entwicklung der Pipeline als Träger und Multiplexer für Analogperipherie

## Das heutige Konzept hat fünf Schichten





### SIO Karte mit vorgeschalteter Pipeline-Backplane



#### Arbeitsweise der Pipeline 1. Schritt: Daten ablegen



ΠD







## Yellow Card derives local clock from SIO tdc clock



# SIO FPGA merges samples & time



Į₽₽



## Fast Bolometry ADC Pipeline with cPCI-SIO & SUN



SEI Herbsttagung, 22. September 2008, Greifswald – K. Behler et al.

#### Yellow Card + SIOboard

## cPCIexpress or cPCI



29

IPP

 HOTLink II
 CPCI-SIO

 VITINE
 VITINE

SEI Herbsttagung, 22. September 2008, Greifswald – K. Behler et al. SEI Herbsttagung 22.-24. September 2009

# Zusammenfassung und Ausblick



31

Wir glauben mit der SIO Karte und der Pipeline-Backplane haben wir eine Konzept, das unsere Anforderungen für eine maßgeschneiderte Echtzeit-DAQ erfüllt.

- 1. Echtzeitfähig mit extrem kurzer Latenzzeit und zentral synchronisierter Zeitbasis
- 2. Hohe Datenaufnahmeraten durch DMA, Nutzung des billigen Rechnerspeichers
- 3. Flexible Anpassbarkeit der Peripherie an besondere Erfordernisse des Experiments
- 4. Stabiles multi-platform Rechnerinterface mit einfachen Schnittstellen
- 5. Kopplung von Diagnostik, Analyse & Steuerung im schnellen Netzwerkverbund

Wir arbeiten gerade an Diagnostiken, die bis zu 700 MB/s aufzeichnen sollen.

Wir arbeiten aber auch an der Kopplung solcher Diagnostiken mit Modellrechnungen, die in Echtzeit ein Physik-Modell auf der Basis der gemessenen Daten berechnen, um daraus am Ende in der schnellen Steuerung Regelungsgrößen abzuleiten.

SEI Herbsttagung, 22. September 2008, Greifswald – K. Behler et al.

Wir würden uns freuen, wenn andere Arbeitsgruppen und Experimente dieses Konzept interessant finden würden.

#### in der Diskussion gestellte Fragen



33

- (???) Kann man bei zwei verschiedenen Diagnostiken gleichzeitig eine Messung auslösen?
  - (Behler) Ja, die Counter in beiden Diagnostiken laufen synchronisiert auf gleichem Z\u00e4hlerstand, der die Zeit repr\u00e4sentiert. Wenn man den Komparator in beiden Systemen mit einem Z\u00e4hlerstand l\u00e4d, der in der Zukunft liegt, werden bei geeigneter Programmierung der Triggerlogik in beiden Systemen gleichzeitig Samplingtrigger erzeugt und gleichzeitig Daten aufgezeichnet.
- (???) Wenn man die Modellrechnungen in die Vorstufen legt, dann könnte man nur die berechneten Daten als komprimierten Strom schicken und so den Datenstrom wesentlich reduzieren. Eine Rekonstruktion der gemessenen Daten wäre durch eine inverse Anwendung des Modells möglich. ? Im Prinzip ist das zutreffend und man könnte solche Modellrechnungen z.B. in Prozessoren auf den Eingangskanälen unterbringen. Die Implementierung von Eingangskarten mit FPGA ist auch bereits angedacht. Aber es gibt mehrere Gründe, die gegen dieses Verfahren sprechen:
  - (Behler) Die Modelle können sehr groß sein. Es existiert z.B. ein 25000 Zeilen Fortran Code, dessen Portierung nach Labview zur Zeit gepr
    üft wird.
  - (Raupp) Wir geben ziemlich viel Geld f
    ür den Betrieb eines so großen Experiments aus. Meistens kann man nicht vorausahnen, welche Effekte man sucht. Die unwiederbringliche Reduktion von Daten durch die Anwendung von Modellvorstellungen, die ja falsch sein k
    önnen, ist unseren Anwendern nicht geheurer. Auch den Geldgebern gegen
    über w
    äre es nicht zu rechtfertigen, an diesem Ende zu sparen.
  - (eine weitere mögliche Antwort, die aber in der Kürze nicht gegeben wurde) Die meisten Modelle, die hier in Betracht kommen, erlauben keine eindeutige Inversion der Berechnung, damit ist eine Rekonstruktion der Originaldaten unmöglich. Ebenso erfodern die meisten Modelle Daten von mehreren Diagnostiken. Diese Daten liegen aber auf der Erfassungsstufe nicht vor. Erst in der Analysestufe können diese Daten durch Kommunikation zwischen den verschiedenen Echtzeitdiagnostiksystem zusammengeführt werden. Aus Folie 3 kann man das beispielhaft sehen: MAX misst die Magnetfelder im Außenbereich, damit kann ein Flußflächensystem des Plasmas berechnet werden, das am Rand sehr gut ist und zur Mitte hin immer schlechter wird. MSX misst das Profil des Stroms im Plasma. Das Stromprofil kann zu einer verbesserten Berechnung der Flußflächen im Plasmainneren herangezzogen werden. Erst eine Korrelationsanalyse auf höherer Ebene über einen im Vergleich zur Einzelmessung längeren Zeitraum erlaubt eine eindeutige Bestimmung der Moden. Die Erfassung einiger MIR Signale durch ECE wäre möglich und ist tatsächlich geplant. Die Korrelation zwischen den verschiedenen Kanälen kann jedoch nicht im Front-End berechnet werden, sondern nur, wenn alle Signale der Diagnostik über einen Zeitraum von ca. 1000 Samples mit einander in Bezug gesetzt werden können.
  - (eine weitere mögliche Antwort, die ebenfalls nicht gegeben wurde) Es widerspricht der Anforderung nach Einfachheit und schneller Erlernbarkeit, wenn die Variation eines physikalischen Modells nicht vom Physiker selbst (Doktorand, Diplomand, Student) in einem Hochsprachenmodell vorgenommen werden kann, sondern durch komplexe Programmierschritte für einen Spezialprozessor in einer stark eingeschränkten Umgebung (kein Netzwerk, etc.) aufbereitet werden muss.

SEI Herbsttagung, 22. September 2008, Greifswald - K. Behler et al.

Kritikpunkte (zur evtl. Diskussion)

• keine "klassische" externe Triggermöglichkeit ✓ (so gewollt)

- nur einheitliche Samplingraten innerhalb einer SIO Gruppe ✓ (dito)
- Zusatzaufwand f
  ür Zeitvektor
  - Datenmenge
  - Transfer, Speicherbelastung
  - erhöhter Programmieraufwand
  - erhöhter Rechenaufwand
- ✓ (Bandbreite ausreichend, Kompression möglich)
- ✓ (gerechtfertigt)

#### Publikationen der AUG CODAC Gruppe zur Thematik



- K. Behler, H. Blank, H. Eixenberger, A. Lohs, K. Lüddecke1), R. Merkel, G. Raupp, G. Schramm, W. Treutterer, M. Zilker, ASDEX Upgrade Team, Real-Time Diagnostics at ASDEX Upgrade - Architecture and Operation, Fusion Engineering and Design, 83 (2008) 304-311
- W. Treutterer, K. Behler, L. Giannone, N. Hicks, A. Manini, M. Maraschek, G. Raupp, M. Reich, A.C.C. Sips, J. Stober, W. Suttrop, ASDEX Upgrade Team, Real-Time Diagnostics at ASDEX Upgrade-Integration with MHD Feedback Control, Fusion Engineering and Design, **83** (2008) 300-303
- G. Raupp, K. Behler, R. Cole, K. Engelhardt, A. Lohs, K. Lüddecke, W. Treutterer, G. Neu, T. Vijverberg, D. Zasche, Th. Zehetbauer, ASDEX Upgrade Team, Real-Time Control and Data Acquisition with ASDEX Upgrade's New Time System, Fusion Engineering and Design, **81** (2005) 1747-1751
- A. Lohs, K. Behler, K. Lüddecke, G. Raupp, ASDEX Upgrade Team, The ASDEX Upgrade UTDC and DIO cards a family of PCI/cPCI devices for rea, Fusion Engineering and Design, **81** (2006) 1859-1862
- G. Raupp, K. Behler, R. Cole, K. Engelhardt, A. Lohs, K. Lüddecke, G. Neu, W. Treutterer, Th. Vijverberg, D. Zasche, Th. Zehetbauer and ASDEX Upgrade Team, Replacement strategy for ASDEX Upgrade's new control and data acquisition, Fusion Engineering and Design, 71 (2004) 41-45
- Gerhard Raupp, R. Cole, K. Behler, M. Fitzek, P. Heimann, A. Lohs, K. Lüddecke, G. Neu, J. Schacht, W. Treutterer, D. Zasche, Th. Zehetbauer, M. Zilker, A "Universal Time" system for ASDEX Upgrade, Fusion Engineering and Design, 66-68 (2003) 947-951
- M. Zilker, P. Heimann, High-speed data acquisition with Solaris and Linux operating systems, Fusion Engineering and Design, 48 (2000) 193-197
- M. Zilker, K. Hallatschek, P. Heimann, F. Hertweck, ASDEX Upgrade Team, Multiprocessor systems for real-time data acquisition on the ASDEX Upgrade and future plasma experiments, Fusion Engineering and Design, 43 (1999) 417-423
- K. Behler, H. Blank, A. Buhler, R. Drube, H. Friedrich, K. Förster, K. Hallatschek, P. Heimann, F. Hertweck, J. Maier, R. Merkel, M. -G. Pacco-DÃŒchs, G. Raupp, H. Reuter, U. Schneider-Maxon, R. Tisma, M. Zilker, Review of the ASDEX Upgrade data acquisition environment present operation and future requirements, Fusion Engineering and Design, 43 (1999) 247-258

SEI Herbsttagung, 22. September 2008, Greifswald – K. Behler et al.







Max-Planck-Institut für Plasmaphysik, IPP Greifswald



#### Phase Noise – of Locked Oscillators



SEI Herbsttagung 22.-24. September 2009





<sup>50</sup> 



### **Mainly Phase Noise – Weak Performance**



SEI Herbsttagung 22.-24. September 2009

Max-Planck-Institut für Plasmaphysik, IPP Greifswald





Max-Planck-Institut für Plasmaphysik, IPP Greifswald





Max-Planck-Institut für Plasmaphysik, IPP Greifswald



#### **Direct Spectrum Analysis**

- Measurement of Carrier Level P<sub>0</sub> 1.
- Measurement of (noise-) power at offset frequency f<sub>m</sub> 2.
- 3. Result:

$$L(f_m) = P_0 - (P_{noise, f_m} - 10 \cdot \log(\frac{B_{noise}}{Hz}) + D_{korr})$$

 $P_0$ : Carrier power

P<sub>noise,fm:</sub> Noise at offset frequency fm

Noise bandwidth of resolution filter B<sub>noise</sub>:

 $D_{corr} = 0 dB$ D<sub>corr</sub>: RMS-detector (VBW > 3 · RBW, no Averaging):

Sample-detector (VBW < RBW):

 $D_{corr} = 2.5 \text{ dB}$ 

If the noise marker function of a spectrum analyzers is used, B<sub>noise</sub> and D<sub>corr</sub> are already compensated.

Rohde & Schwarz RF and Microwave Seminar 2008 Modern phase noise ROHDE&SCHWARZ

measurement techniques



#### **Spectrum Analyzer Method**



SEI Herbsttagung 22.-24. September 2009

Max-Planck-Institut für Plasmaphysik, IPP Greifswald



### **Spectrum Analyzer Method with Noise** Correction



SEI Herbsttagung 22.-24. September 2009





Max-Planck-Institut für Plasmaphysik, IPP Greifswald







Max-Planck-Institut für Plasmaphysik, IPP Greifswald





Max-Planck-Institut für Plasmaphysik, IPP Greifswald

## **Corrections and Error Calculation of Phase Noise Measurements**

1. Correction due to inherent phase noise of analyzer (comparison of measured value and specified value for R&S FSU/Q):



## **Corrections and Error Calculation of Phase Noise Measurements**

Linearity error of spectrum analyzer R&S FSU: 2.



- Attenuator switching uncertainty 4. (if attenuator has been changed during measurement):
- Frequency response (at offsets > 100 kHz only): 5.
- Bandwidth uncertainty (due to calculation of dBc/Hz): 6.

26

Modern phase noise

ROHDE&SCHWARZ

## Corrections and Error Calculation of Phase Noise Measurements

For accurate measurements a high end spectrum analyzer is necessary:

- Excellent phase noise performance  $\rightarrow 1$
- Small linearity error due to digital back-end  $\rightarrow 2$
- High dynamic range (no switching of attenuators or change of reference level)  $\rightarrow$  3,4
- Low frequency response  $\rightarrow$  5
- Digital swept filters or FFT filters for small error of RBW  $\rightarrow 6$




## **Phase Detector Method**

Input signals of the mixer (having 90° offset, i.e. in "Quadrature"):

 $U_L(t) = A_L \cdot \sin(2\pi f_L t + \Delta \varphi(t))$  $U_R(t) = A_R \cdot \cos(2\pi f_R t)$ 

Output signals of the mixer:

$$U_{IF}(t) = K(A_R, A_L) \cdot \left\{ \sin[2\pi (f_L - f_R)t + \Delta \varphi(t)] + \sin[2\pi (f_L + f_R)t + \Delta \varphi(t)] \right\}$$

After low-pass filtering and assuming  $f_{L} = f_{R}$  we get:

 $U_{IF}(t) = K(A_R, A_I) \cdot \sin[\Delta \varphi(t)]$ 

For small changes in phase (simplification allowed for this kind of noise):













Max-Planck-Institut für Plasmaphysik, IPP Greifswald



# **PLL Stability / Summary**

 The instrument must know all of the key parameters in order to calculate a stable PLL loop

 $LoopBW[Hz] = k_{PD} \cdot K_{VCO} \cdot g_{Loop}$ 

PLL transfer function (Highpass) affects phase noise display.

$$H_{PLL}(s) = k_{PD} \cdot \frac{S}{s + k_{PD} \cdot g \cdot k_{VCO}}$$

measurement techniques

**ROHDE&SCHWARZ** 













<sup>68</sup> 

Max-Planck-Institut für Plasmaphysik, IPP Greifswald











Modern phase noise

48

71

Rohde & Schwarz RF and Microwave Seminar 2008

ROHDE&SCHWARZ

Max-Planck-Institut für Plasmaphysik, IPP Greifswald

# Allan Variance

Stability of the device is improving, if averaging time  $\tau$  gets longer, since some noise types can be removed by averaging.

The first type of noise to be removed by averaging is phase noise!

### Main question:

How long do we have to measure until we get rid of noise of measurement system for characterizing long term stability?



### **Comparison of Phase Noise Measurement Methods**

Phase Noise measurement	Advantage	Disadvantage
Method		
Direct measurement with spectrum	Easy setup / easy operation	<ul> <li>AM noise and phase noise cannot be</li> </ul>
analyser:	No calibration necessary	seperated
o FS-K40Phase		<ul> <li>No carrier suppression:</li> </ul>
o Noise Marker		- restricted dynamic range
		- overlap of RBW filter shape at low offset
		<ul> <li>Measurement accuracy limited by LO phase</li> </ul>
		noise of spectrum analyzer
Phase Detector Method	<ul> <li>AM noise and phase noise seperated</li> </ul>	Complicated setup
+	Carrier suppression	Calibration required
PLL controlled reference	- high dynamic range	Very complicated calibration inbetween PLL
	- small offsets	bandwidth
	Noise of LO of SA of minor importance	
	Measurement of two identical oscillators	
	posssible (3dB correction)	
+	<ul> <li>Improvement of phase noise of test</li> </ul>	<ul> <li>Longer measurement time for extremely low</li> </ul>
Cross correlation method	system / reference oscillator (up to 20 dB)	phase noise
		• Very complex setup
Delay line method	<ul> <li>Suitable for high drifting oscillators</li> </ul>	Complicated setup
	No reference oscillator necessary	Complicated calibration
	AM suppression	<ul> <li>Restricted measurement range</li> </ul>
	Carrier suppression (high dyn. range)	











# **Pulsed Phase Noise Measurements**



SEI Herbsttagung 22.-24. September 2009

75

Max-Planck-Institut für Plasmaphysik, IPP Greifswald



# **Gated Sweep with Spectrum Analyzer**



SEI Herbsttagung 22.-24. September 2009

Typical Problem	S III VCO Design
Does VCO cover the necessary	r frequency range, e.g. GSM?
Table 1-1 Downlink 935.2MHz P-GSM 900	959.8MHz 124 ARFCN VCO Tuning Characteristic
O What is the tuning sensitivity ->	effective PLL design
	VCO Tuning
O What is the output power?	VCO PE
	o KF power characteristic
O What is the suppression of high Can harmonics be used for IR m	er harmonics? nixer design?
	Harmonic powe
O What happens when battery de	grades VCO Pushing ON
59 Modern phase noise measurement techniques Rohde & Schwarz	RF and Microwave Seminar 2008
Typical Proble	ms in VCO Design
TDD :	systems
	energy for TDD etweeture?

Modern phase noise

 Modern phase noise
 Modern phase noise

 Modern phase noise
 Modern phase noise

Modern phase noise

Modern phase noise

Modern phase noise

Modern phase noise

Modern phase noise

Modern phase noise

Modern phase noise

Modern phase noise

Modern phase noise

Modern phase noise

Modern phase noise

Modern phase noise

Modern phase noise
Modern phase noise
Modern phase noise
Modern phase noise
Modern phase noise
Modern phase noise
Modern phase noise
Modern phase noise
Modern phase noise
Modern phase noise
Modern phase noise
Modern phase noise
Modern phase noise
Modern phase noise
Modern phase noise
Modern phase noise
Modern phase noise
Modern phase noise
Modern phase noise
Modern phase noise
Modern phase noise
Modern phase noise
Modern phase noise
Modern phase noise
Modern phase noise
Modern phase noise
Modern phase noise
Modern phase noise
Modern phase noise
Modern phase noise
Modern phase noise
Modern phase noise
Modern phase noise
Modern phase noise
Modern phase noise
Modern phase noise
Modern phase noise
Modern phase noise
Modern phase noise
Modern phase noise
Modern phase noise
Modern phase noise
Modern phase noise
Modern phase noise
Modern phase noise
Modern phase noise
Modern phase noise
Modern phase noise
Modern phase

SEI Herbsttagung 22.-24. September 2009



September 22, 2008

Copyright © 2008, Nu Horizons Electronics Corp.

All Rights Reserved.

# FPGAs von Xilinx: Technologien und Trends

Harald Kreidl, harald.kreidl@nuhorizons.com Technical Director

Reproduction in whole, or in part, without the written permission of the copyright holder is prohibited.

Nu Horizons Electronics GmbH Elektrastraße 6 D-81925 München Germany Tel: +49 89 9233345 0



















RIZONS	Virtex-	5 T)	(T Plat	form
Based on proven Virtex 5 FXT technology <ul> <li>Can test V5FXT SERDES (transceiver)</li> </ul>	Virtex-5 TXT v4	.40	TX150T	TX240T
today	CLB Y Array	Size	200	240
Two new high MGT count FPGAs	CLB X Array	Size	58	78
Transpolivers counts: 40.8.49		LUTs	92,800	149,760
	Logic	Cells	148,480	239,616
Speeds: 6.5Gbps (FXT like)	LUT RAM	KBits	1,500	2,400
Package migration in FF1759	BRAM B	locks	228	324
Tools Support	BRAM	KBits	8,208	11,664
			0 00	0 00
	GTX Cha	nnale	40	48
Septus	GTX Cita	PCle		1
	E	MACs	4	4
	Package Siz	e		
	FF1156 35		360,40	
	FF1759 42.5		680,40	680,48
	<b>x.v x</b> = SelectIO C	ount	= GTX Cha	annel Count
	UPDATE	from	previou	s slides

### To improve memory performance



### **Extended Spartan-3A Family**

Lowest Total Cost ...

### Lowest system cost

- · Integrated features and only two power rails minimize external components
- · Lowest static power and award winning power management modes
- Robust low-cost security

HO

### **Cost-efficient logic design**

- · Largest selection of IP, reference designs, and I/O standards
- · Non-volatile option provides largest integrated flash memory
- · Seamless package migration to non-volatile devices

# Low-cost complex computation and embedded processing

- Abundant set of DSP48A hard blocks speeds calculations and saves logic cells
- MicroBlaze 7 delivers inexpensive, highly functional Linux embedded processing









<b>VS</b> Ios	ISE WebPack vs. ISE Found		
		ISE WebPACK	ISE Foundation
Platforms		Microsoft® Windows® XP Professional (32-bit) Microsoft Vista Business (32-bit) Red Hat Enterprise Linux 4 WS (32-bit) Red hat Enterprise Linux Enterprise 5 (32-bit) SUSE Linux Enterprise 10 (32 bit)	Microsoft Windows XP Professional (32/64-bit) Microsoft Vista Business (32/64-bit) Red Hat Enterprise Linux 4 WS (32/64-bit) Red Hat Enterprise Linux Desktop 5 (32/64-bit) SUSE Linux Enterprise 10 (32 and 64 bit))
Devices (FPGAs)	Virtex Series	Virtex: XCV50 - XCV600 Virtex-E: XCV50E - XCV600E Virtex-II: XC2V40 - XC2V500 Virtex-4: LX: XC4VLX15, XC4VLX25 SX: XC4VSX25 FX: XC4VFX12 Virtex-5: LX: XC5VLX30, XC5VLX50 LXT: XC5VLX30T, XC5VLX50T FXT: XC5VLX30T, XC5VLX50T FXT: XC5VFX30T Virtex Q: XQV100- XQV600 Virtex QR: XQVR300, XQVR600 Virtex-E Q: XQV600E	Virtex: All Virtex-E: All Virtex-II/Pro: All Virtex-4: LX: All SX: All FX: All Virtex-5: LX: All LXT: All FXT: All Virtex Q/QR: All Virtex-E Q: All
	Spartan Series	Spartan-II/IIE: All Spartan-3: XC3S50 - XC3S1500 Spartan-3A: All Spartan-3AN: All Spartan-3A DSP: XC3SD1800A Spartan-3E: All Spartan-3L: XC3S1000L, XC3S1500L XA (Xilinx Automotive) Spartan-3: All	Spartan-II/IIE: All Spartan-3: All Spartan-3A: All Spartan-3AN: All Spartan-3A DSP: All Spartan-3E: All Spartan-3E: All XA (Xilinx Automotive) Spartan-3: All
Devices (CPLDs)	CoolRunner™ XPLA3 CoolRunner-II CoolRunner-IIA XC9500 Series	A	II



Max-Planck-Institut für Plasmaphysik, IPP Greifswald

#### **Over 400 Parameterizable Soft Cores** HORIZONS **General Purpose** Connectivity **CORE** Generator Parallel Serial **Building Blocks** PCI 10 &1 GE MACs **Memory Generators Ethernet PHYs** PCI-X **IOB** Configurations SPI-4 XAUI Arithmetic and Shifters SPI-3 PCI Express Registers XGMII Aurora **Buffers** l ii Many more ... Many more Many More ... **DSP & Math** Processor Peripherals Infrastructure Advanced Math Interrupt ControllerCoreConnect Bus **Reed-Solomon Multipliers** UARTs Arbiter **Turbo Codecs** MAC Timer Bridge Virterbi Divider Plus... GPIO Memory controllers Video Filters SPI Soft processors AllianceCORE<sup>™</sup> IP from partners Wireless CORDIC Many more ... Software IP Many More ... Many more Customization by Xilinx Design Services Many more Available at the Xilinx IP Center: http://www.xilinx.com/ipcenter





### **Nu Horizons Customer Seminars**

Entwurf von Digitalen Schaltungen mit FPGAs	Berlin	30.09.2008
Digitale Signalverarbeitung (DSP) mit FPGAs	Frankfurt	01.10.2008
Embedded Prozessoren mit FPGAs	Freiburg	02.10.2008
PCle	Frankfurt	09.10.2008
PCle	München	16.10.2008
Entwurf von Digitalen Schaltungen mit FPGAs	München	10.02.2009
Embedded Prozessoren mit FPGAs	Zürich	30.03.2009
Entwurf von Digitalen Schaltungen mit FPGAs	Frankfurt	07.04.2009
Digitale Signalverarbeitung (DSP) mit FPGAs	Frankfurt	08.04.2009
Embedded Prozessoren mit FPGAs	Stuttgart	23.04.2009
Digitale Signalverarbeitung (DSP) mit FPGAs	Stuttgart	21.09.2009
Entwurf von Digitalen Schaltungen mit FPGAs	Stuttgart	22.09.2009
Embedded Prozessoren mit FPGAs	Frankfurt	05.10.2009
Entwurf von Digitalen Schaltungen mit FPGAs	Zürich	12.10.2009
Digitale Signalverarbeitung (DSP) mit FPGAs	Zürich	13.10.2009
Entwurf von Digitalen Schaltungen mit FPGAs	Berlin	27.10.2009
Digitale Signalverarbeitung (DSP) mit FPGAs	München	19.11.2009

http://de.nuhorizons.com/seminars/index.asp





INU INI INI INI INI INI INI INI INI INI		Xilinx Connectivity IP
<ul> <li>PCI &amp; PCI Express</li> <li>PCI Express x1, x4, &amp; x8 PCI Express Wrapper (Hard Block)</li> <li>PCI Express PIPE</li> <li>P PCI-X 64/133</li> <li>P PCI 64/66</li> <li>PS PCI 32/33</li> <li>C 32/33 XPS Full Bridge</li> <li>Memory Functions</li> <li>P FIFO Generator (Asym. ports/Independent Clk Domains)</li> <li>P Memory Generator (Distributed Memory/ Block Memory/ Block</li> </ul>	<ul> <li>Wired Networking &amp; Telecom</li> <li>\$P GFP-Transparent &amp; Frame Mapped</li> <li>\$P SPI-4.2 (POS-PHY L4)</li> <li>\$SPI-3 (POS-PHY L3) LINK</li> <li>\$SPI-3 (POS-PHY L3) PHY</li> <li>P Packet Queue Quad SPI-3 to SPI-4.2 Bridge Ref Des.</li> <li>\$RapidIO Serial (x1 &amp; 4) PHY Layer</li> <li>\$RapidIO Logical Layer</li> </ul> Automotive \$P CAN \$P MOST	Ethernet & Storage \$P 10 Gb Ethernet MAC P XAUI XGMII Ref Des. \$P Tri-Mode Ethernet MAC \$P 1 Gb Ethernet MAC P 1 Gb Ethernet PCS/PMA-SGMII P Ethernet Statistics \$PC 10/100 Mb Ethernet MAC \$P 1, 2, & 4 Gb FibreChannel
P CAM (SRL16 & Block Memory)	\$P FlexRay	

\$ - License Fee, P - Parameterized, C- CoreConnect I/F, S - Project License Available









Powerl		Powerl	<b>PC - Flexible ASSP Solution</b>
		Processor	
Processor (C Type	PU)	32-bit	
Processor Architecture		PowerPC 440 or 405 RISC processor, MMU	Local Memory Functions
Processor Fr	equency	25 Mhz to 550 Mhz	
	Per	ipherals (IP cores)	
Memory		On-Chip RAM, Flash, SRAM, SDRAM, DDR	SDRAM/ DDR/DDR2 FlashMPMCInterrupt
Basic IP Peripherals		Timer, Interrupt Controller, UART, GPIO	
Advanced Feripherals		Ethernet, CAN, MOST, USB, PCI, TEMAC, FPU, <i>Custom</i>	
		Software	
RTOS Linux, VxWorks, QNX, Nucleus, ThreadX, Integrity, LynxOS, eCos, NetBSD		/xWorks, QNX, Nucleus, ThreadX, Integrity, S, eCos, NetBSD	Custom I/O Peripherals CAN/MOST
Languages	nguages Assembly, C/C++		Virtex FPGA
Tools EDK & Platform Studio tool suite, GNU Tools, Eclipse IDE, Wind River Workbench, Green Hills Multi, Mentor Nucleus EDGE, Lauterbach T32, Computex F-Sight, LynuxWorks Luminosity, Agilent FPGA DynamicProbe		Platform Studio tool suite, GNU Tools, IDE, Wind River Workbench, Green Hills Ientor Nucleus EDGE, Lauterbach T32, tex F-Sight, LynuxWorks Luminosity, Agilent DynamicProbe	



### MicroBlaze: Flexible Microcontroller Solution

Processor	
Processor (CPU) Type	32-bit
Processor Architecture	MicroBlaze - RISC processor with MMU
Processor Frequency	25 Mhz to 210 Mhz

Peripherals (IP cores)		
Memory	On-Chip RAM, Flash, SRAM, SDRAM, DDR	
Basic IP Peripherals	Timer, Interrupt Controller, UART, GPIO	
Advanced IP Peripherals	Ethernet, CAN, MOST, USB, PCI, TEMAC, FPU, <b>Custom</b>	

Software		
RTOS	Linux, uClinux, Nucleus, ThreadX, uC/OS-II, uITRON	
Languages	Assembly, C/C++	
Tools	EDK & Platform Studio tool suite, GNU Tools, Eclipse IDE, Nucleus EDGE, Lauterbach T32, Computex F-Sight, LynuxWorks Luminosity, Agilent FPGA DynamicProbe	



### **Embedded Development Environment (EDK)**

- Define MicroBlaze<sup>™</sup> or PowerPC<sup>®</sup> based systems
  - Implement systems that interface to programmable logic
  - EDK includes MicroBlaze processor core and peripheral IP
- Complete HW and SW development environment
  - Award winning Xilinx Platform Studio
    - Generate custom hardware platform
    - Generate Board Support Packages "on-the-fly"
    - 'C' development using GNU Compiler, 'C' Libraries
  - Powerful platform debug capabilities
    - Debug hardware using Xilinx ChipScope Pro bus analyzer
    - Debug software with GDB and Xilinx Debug Engine (XMD)
  - Utilize complete reference and application examples to speed development



7411














- Developed by Xilinx DSP hardware design experts
- Integrated IP design flow into logical and DSP design environment

Category	Blocks
Math	mult, adder, accumulator, divider, trig
Filters	FIR, CIC, DAFIR
Memory	RAM, register, FIFO, shift register
Transforms	FFT, IFFT
Processors	MicroBlaze, VLYNQ, SRIO
Video	scalar, 2D FIR, color-space converter, chroma resampler, 2D rank order filter, VOIP
Communications	DDS, CIC, Viterbi Dec, Reed- Solomon Enc/Dec, DDC / DUC, interleaver / deinterleaver

**Xilinx DSP IP** 





#### SEI Herbsttagung 22.-24. September 2009

#### Max-Planck-Institut für Plasmaphysik, IPP Greifswald





Each Toolkit core provides *multiple* silicon architectures that are fully parameterized to meet market-specific needs

#### NU HORIZONS

### **System Generator Design Flow**

#### Typical graphical based design flow







### Virtex-5 LX Platform

		5VLX30	5VLX50	5VLX85	5VLX110	5VLX155	5VLX220	5VLX330
	Logic Cells	30,720	46,080	82,944	110,592	155,648	221,184	331,776
LU	T6/Flip-Flops	19,200	28,800	51,840	69,120	97,280	138,240	207,360
Distribute	d RAM (Kbits)	320	480	840	1,120	1,640	2,280	3,420
Total Bloc	k RAM (Kbits)	1,152	1,728	3,456	4,608	6,912	6,912	10,368
Clock Mana	agement Tiles	2	6	6	6	6	6	6
D	SP48E Slices	32	48	48	64	128	128	192
	EasyPath	No	No	Yes	Yes	Yes	Yes	Yes
Package	Size (mm)							
FF324	19	220	220					
FF676	27	400	440	440	440			
FF1153	35		560	560	800	800		
FF1760	42.5				800	800	800	1,200

Х

X = Number of SelectIO

0 R 7 0 N S

RIZONS TRONIOS				١	/irtex-	-5 LX1	<b>Platf</b>	orm
	5VLX20T	5VLX30T	5VLX50T	5VLX85T	5VLX110T	5VLX155T	5VLX220T	5VLX330T
Logic Cells	19,968	30,720	46,080	82,944	110,592	155,648	221,184	331,776
LUT6/Flip-Flops	12,480	19,200	28,800	51,840	69,120	97,280	138,240	207,360
Total Distributed RAM (Kbits)	210	320	480	840	1,120	1,640	2,280	3,420
Total Block RAM (Kbits)	936	1,296	2,160	3,888	5,328	7,632	7,632	11,664
Clock Management Tiles	1	2	6	6	6	6	6	6
DSP48E Slices	24	32	48	48	64	128	128	192
RocketIO GTP Channels	4	8	12	12	16	16	16	24
PCle Endpoint Blocks	1	1	1	1	1	1	1	1
10/100/1000 EMACs	2	4	4	4	4	4	4	4
EasyPath	No	No	No	Yes	Yes	Yes	Yes	Yes
Package Size (mm)								
FF323 19	172,4	172,4						
FF665 27		360,8	360,8					
FF1136 35			480,12	480,12	640,16	640,16		
FF1738 42.5					680,16	680,16	680,16	960,24

**XILINX**°

Virtex-5 SXT Platform	Virtex-5	SXT	Platform
-----------------------	----------	-----	----------

		5VSX35T	5VSX50T	5VSX95T	5VSX240T
	Logic Cells	34,816	52,224	94,208	239,616
L	UT6/Flip-Flops	21,760	32,640	58,880	149,760
Total Distribute	d RAM (Kbits)	520	780	1,520	4,200
Total Bloc	Total Block RAM (Kbits)		4,752	8,784	18,576
Clock Manageme	Clock Management Tiles (CMT)		6	6	6
	DSP48E Slices	192	288	640	1,056
RocketlO	RocketIO GTP Channels		12	16	24
PCle Er	dpoint Blocks	1	1	1	1
10/10	0/1000 EMACs	4	4	4	4
	EasyPath	No	Yes	Yes	Yes
Package	Size (mm)				
FF665	27	360,8	360,8		
FF1136	35		480,12	640,16	
FF1738	42.5				960,24
		X,Y X	= SelectIO, Y	/=RocketIO C	Channels



HORIZONS

				_		
		5VFX30T	5VFX70T	5VFX100T	5VFX130T	5VFX200T
	Logic Cells	32,768	71,680	102,400	131,072	196,608
LU	JT6/Flip-Flops	20,480	44,800	64,000	81,920	122,880
Total Distribute	d RAM (Kbits)	380	820	1,240	1,580	2,280
Total Bloc	k RAM (Kbits)	2,448	5,328	8,208	10,728	16,416
Clock Mana	agement Tiles	2	6	6	6	6
D	SP48E Slices	64	128	256	320	384
RocketIO C	RocketlO GTX Channels		16	16	20	24
PowerPC 44	0 Processors	1	1	2	2	2
PCIe En	dpoint Blocks	1	3	3	3	4
10/100	0/1000 EMACs	4	4	4	6	8
	EasyPath	No	Yes	Yes	Yes	Yes
Package	Size (mm)					
FF665	27	360,8	360,8			
FF1136	35		640,16	640,16		
FF1738	42.5			680,16	840,20	960,24
			X,Y	X = Selection	D, Y=RocketIC	Channels

ECTRO	NICS		erees riadonn sompationty															
	1																	
		LXT Platform					SXT F	Platform				FXT Platform	n					
		20T	30T	50T	85T	110T	155T	220T	330T	35T	50T	95T	240T	30T	70T	100T	130T	200T
	Logic Cells	20K	30K	50K	85K	110K	155K	220K	330K	35K	50K	95K	240K	30K	70K	100K	130K	200K
Bio	ock RAM (Mbits)	0.9	0.9 1.3 2.2 3.9 5.3 7.6 7.6 11.6					3.0	4.8	8.8	18.6	2.4	5.3	8.2	10.7	16.4		
	DSP48E Slices	24     32     48     48     64     128     128     192					192	288	640	1,056	64	128	256	320	384			
Rocketi	O GTP Channels	4	8	12	12	16	16	16	24	8	12	16	24					
Rocketl	O GTX Channels													8	16	16	20	24
PowerPC	440 Processors													1	1	2	2	2
PCle E	Endpoint Blocks	1	1	1	1	1	1	1	1	1	1	1	1	1	3	3	3	4
10/1	00/1000 EMACs	2	4	4	4	4	4	4	4	4	4	4	4	4	4	4	6	8
Package	Size (mm)																	
FF323	19	172,4	172,4															
FF665	27		360,8	360,8						360,8	360,8			360,8	360,8			
FF1136	35			480,12	480,12	640,16	640,16				480,12	640,16			640,16	640,16		
FF1738	42.5					680,16	680,16	680,16	960,24				960,24			680,16	840,20	960,24
												X,Y	X =	Select	IO, Y=	Rocket	IO Cha	nnels

Change device with no board redesign to change logic/BRAM/DSP quantity

"T" Platforms are Pin Compatible in the Same Package\*

\* Note: must have adjustable regulator on AVCCPLL for GTP to GTX migration

Cross-Platform Compatibility

# HORIZONS

HORIZONS

### **Extended Spartan-3A Family**

Extended S	partan-3A				Devic			
Resources by Device		3S50A	3S200A	3S400A	3S700A	3S1400A	3SD1800A	3SD3400A
System Gates		50K	200K	400K	700K	1400K	1800K	3400K
Logic Cells		2K	4K	8K	13K	25K	37K	54K
Distributed RAM	(max)	11K	28K	56K	92K	176K	260K	373K
18k BRAM Block	s	3	16	20	20	32	84	126
BRAM Kbits		54	288	360	360	576	1512	2268
Digital Clock Mar	nagers	2	4	4	8	8	8	8
Multipliers / DSP	48A Blocks	3/0	16 / 0	20 / 0	20 / 0	32 / 0	0 / 84	0 / 126
Integrated Device	e DNA Security	Yes	Yes	Yes	Yes	Yes	Yes	Yes
Single Chip Non	volatile Option	Yes	Yes	Yes	Yes	Yes	No	No
	Size (Pitch) in mm							
VQ100	16x16 (0.5)	68	68	•	— Ne	WII		
TQ144	22x22 (0.5)	108*				¥		
FT256	17x17 (1.0)	144	195*	195	161	161		
FG320	19x19 (0.8)		248	251				
FG400	21x21 (1.0)			311*	311			
FG484	23x23 (1.0)				372*	375		
CS484	19x19 (1.0)						309	309
FG676	27x27 (1.0)					502*	519	469

\* Single Chip Non-Volatile Option Available for this package

# CoolRunner-II Family Overview

Features	XC2C32A	XC2C64A	XC2C128	XC2C256	XC2C384	XC2C512
Every (MHz)	323	263	244	256	217	179
Max User I/O	33	64	100	184	240	270
VO Banks	2	2	2	2	40	4
LVCMOS LVTTL (15182533)	Yes	Yes	Yes	Yes	Yes	Yes
HSTI SSTI	-	-	Yes	Yes	Yes	Yes
DualEDGE	Yes	Yes	Yes	Yes	Yes	Yes
	-	-	Ves	Ves	Ves	Yes
Standby Power (uW)	28.8	30.6	34.2	37.8	103	45.0
Standby Power (µV)	16.0	17.0	10.0	21.0	23.0	25.0
Advanced Security	TO.U	17.0 Voc	19.0 Voc	21.0 Voc	23.0 Voc	25.0 Voc
Advanced Security	Tes	Tes	Tes	Tes	Tes	Tes
Packages (size)			Maxium	User I/O		
QFG32 (5x5 mm)	21					
VQ44 (12x12 mm)	33	33				
QF48 (7x7 mm)		37				
CP56 (6x6 mm)	33	45				
VQ100 (16x16 mm)		64	80	80		
CP132 (8x8 mm)			100	106		
TQ144 (22x22 mm)			100	118	118	
PQ208 (30.6x30.6 mm)				173	173	173
FT256 (17x17 mm)				184	212	212
FG324 (23x23 mm)					240	270



# HORIZONS

### **ISE Design Suite Overview**

ISE Foundation (EF-ISE-FND)	\$2495
Complete front-to-back logic design flow optimal performance, maximum procession	luctivity, and reduced power
ISE WebPACK	Free and Downloadable
Free, downloadable design support for all Xilinx CPLDs, and medium-density	Xilinx FPGAs
PlanAhead Design and Analysis Tool (EV-PLNHD)	\$2495
Streamlines the step between synthesis and place-and-route with a design so	lution to identify and fix problems early
ChipScope Pro (EF-CSP-PRO)	\$695
Delivers a design solution to verify and debug FPGAs designs on-chip in real	time at or near operating system speed
ChipScope Pro Serial I/O Toolkit (EF-CSP-SIOTK)	\$295
Shorter debug and setup for serial I/O designs costing less than 1% of compared of the setup	rable BERT hardware test equipment
Platform Studio and the Embedded Development Kit (EDK) – (EF-EDK)	\$495
A pre-configured kit combining award winning design tools as well as all the d embedded PowerPC® hard processor cores and/or MicroBlaze™ soft proces	ocumentation and IP for designing Xilinx Platform FPGAs with sor cores.
System Generator for DSP (EF-SYSGEN-4SL-PC)	\$995
An environment for FPGA-based DSP systems through creation, simulation, i Inc.	mplementation and debug using Simulink from Mathworks,
AccelDSP Synthesis Tool (EF-ACDSP-F-PC)	\$595
A high-level MATLAB® language based tool for designing DSP blocks for Xili	nx FPGAs

IU ZONS	5	ISE Desigr	n Suite – Device Suppor
Platforms		Microsoft® Windows® XP Professional (32 bit) Microsoft Windows Vista Business (32 bit) Red Hat Enterprise Linux WS 4/5 (32 bit) SUSE Linux Enterprise 10 (32 bit)	Microsoft Windows XP Professional (32 & 64 bit) Microsoft Windows Vista Business (32 & 64 bit) Red Hat Enterprise Linux WS 3/4/5 (32 & 64 bit) SUSE Linux Enterprise 10 (32 & 64 bit)
Devices (FPGA)	Virtex <sup>tm</sup> Series	Virtex: XCV50 - XCV600 Virtex-E: XCV50E - XCV600E Virtex-II: XC2V40 - XC2V500 Virtex-II Pro: XC2VP2 - XC2VP7 Virtex-4: LX: XC4VLX15, XC4VLX25 SX: XC4VFX12 Virtex-5: LX: XC5VLX30, XC5VLX50 LXT: XC5VLX30, XC5VLX50 LXT: XC5VLX30, XC5VLX50 Virtex Q: XQV100- XQV600 Virtex QR: XQVR300, XQVR600 Virtex-E Q: XQV600E	Virtex: All Virtex-E: All Virtex-H: LX: All SX: All Virtex-5: LX: All Virtex-5: LX: All LXT: All FXT: All Virtex-Q(QR: All Virtex-E Q: All
	Spartan <sup>ta</sup> Series	Spartan-II/IIE: All Spartan-3: XC3S50 - XC3S1500 Spartan-3A: All Spartan-3AN: All Spartan-3A DSP: XC3SD1800A Spartan-3E: All XA (Xilinx Automotive) Spartan-3: All	Spartan-II/IIE: All Spartan-3: All Spartan-3A: All Spartan-3AN: All Spartan-3A DSP: All Spartan-3E: All XA (Xilinx Automotive) Spartan-3: All
Devices (CPLD)	CoolRunner <sup>tm</sup> XPLA3 CoolRunner-III <sup>tm</sup> CoolRunner-IIA XC9500 <sup>tm</sup> Series		Ali

SEI Herbsttagung 22.-24. September 2009



### **XDS Product Summary**

#### About XDS

Xilinx Design Services is dedicated to developing FPGA applications for Xilinx customers by employing a flexible design engagement model to cover the entire product development cycle from specification through coding, verification, timing closure and system integration.

**XDS Expertise** (Embedded processor, Hardware/Software co-design, High-performance logic designs)

Specialists in FPGA Application Design Veteran Product Development Skills Diverse Product Design Experience

**Benefits of XDS** 

Project Design & Management Focused on design quality Faster time to market for customers High Performance Lower Product Cost

















F ir	orschungszentrum Karlsruhe n der Helmholtz - Gemeinschaft	
lı	nstitut für Prozessdatenverarbeitu	ng und Elektronik
ommunikationsprotoko	ll IPE-UNIQD-System	:
Kommunikation über "Keg	y-Words"	
Offener "Quasi-Industries	tandard"	Register- und Kommandotabelle QD-System (52 Kommandos)
Kommando-Beispiele		functionspectrum Katurula a de Instancia Commanda
Balance UPOS zu UNEG		Automatic for Proceeding and Endocrine PE Quenchdetection-System TYP 3410 IPP / W7-X
<2>XXXBALANC(NN)????<3>	Bereich NN: 0 – 255 Siehe Beschreibung Register R15	COM-Kommandotabelle UNIQD-System Typ 3410 Datama 43.2307 Do. www.set. 11 4.105 - 100 Fundage serve Kolmen (and
Antwort: <2>XXXQ???<3>	Default: NN = 127 Bezug: <i>R15</i>	INHALTSVERZEICHNIS 1. Algennes (Towar 2. Berennes in G. Contact Rypercollar 2. Berennes in G. Contact Rypercollar
Positive Komparatorschwelle QD1		Commission (19.516/1022) rain (France (19.7) Community (19.5) Commission (19.6) Community (19.5) (Community (19.6) (Community (19
<2>XXXQ1SPOS(NN)????<3>	Bereich NN: 0 – 255 Siehe Beschreibung Register R19	Automatische Einer Kommankation (dans CORC) in Sonistienverbund 16. Kannenandstatier im (L'Indexness, denkte Regelemanzquation) / Selastient 17. Honese zur Kollentier 19. Elsenterkessensel) (Seatabilitäries unverbatiritäres betrateurstatien / Verenanderst











113









Forschungszentrum Karlsruhe in der Helmholtz - Gemeinschaft

Institut für Prozessdatenverarbeitung und Elektronik



Vielen Dank für Ihre Aufmerksamkeit !

**SKIT** 

© 2008 Forschungszentrum Karlsruhe GmbH - 16









Akku	Uzelle	Spez. Energie	Spez.Leistung
Blei-Bleidioxid	2,1 V	30-35 Wh/kg	50-100 W/kg
Nickel-Cadmium	1,3 V	45-50 Wh/kg	150-200 W/kg
Nickel-Metallhydrid	1,3 V	50-70 Wh/kg	100-150 W/kg
Li-Ionen-Akku	3,6 V	100-140 Wh/kg	100-200 W/kg
Li-Polymer-Akku	3,7 V	140-150 Wh/kg	200-300 W/kg

Batterie - Management für Li-Ionen Akkus























### Batterie - Management für Li-Ionen Akkus Aufgaben im IPE Quelle: FZK **Quelle: PII Pipetronix** Antenne für "Radio" zur Detektion von kosmische Schauer Insellösung Stromversorgung von Pipeline Stromversorgung über Solarpanel und Li-Ionen Akkupack Inspektionsmolchen durch von Frontend, Datentrigger und Funkstrecke Li-Ionen Akkusystem **Einsatzort Argentinien** z.Zt. Primerzellen im Einsatz KIT – die Kooperation von Forschungszentrum Karlsruhe GmbH und Universität Karlsruhe (TH) Forschungszentrum Karlsruhe in der Helmholtz-Gemeinschaft K. Schlote-Holubek 17











## CompactRIO – The Intelligent Reconfigurable I/O Talking LabView, EPICS And Everything Else

Frank Wiedmann, National Instruments Mark Pleško, Cosylab



# Agenda

- LabVIEW Open Platform from Control to Sensor
- CompactRIO Architecture and Modules
- EPICS Integration
- Outlook





cosylab 👓









# **Building a CompactRIO** System Select the Reconfigurable Chassis

Select the I/O Analog Input/Output, Digital Input/Output, ... (Low / high speed, simultaneous / multiplexed)

cosylab 🔤

- 4 slot or 8-slot
- 1 M Gate or 3M Gate FPGA

Select the Real-Time Controller 400 MHz Pentium Class 64 MB or 512 MB Flash

Select the Connectivity Standard connector depends on the module Options: Strain Relief Connector Block, Custom Cable, etc.

NATIONAL STRUMENTS



## CompactRIO Modules & Connectivity Options

Voltage Measurements
Temperature
Resistanonee Mesa aunce Memoraphones (IEPE
Sensors)
Strain and Bridge
Current Measurements
Voltage and Current Output
Digital Input
Digital Output
Digital Input/Output
Relay
Counter/Pulse Generation
CAN Communication
Serial Communication
Motion
Removable Storage





cosylab mm



#### DISCUSSION (1/2): Are National Instruments FPGAs Really That Useful? Take "Off-the-shelf" PXI digitizer boards from National Instruments Add peak detection and coincidence algorithms to onboard **FPGA** Customizable pulse shape recognition parameters Preloaded scintillation and solid state detector types Fully integrated into LabView Model Resolution Sampling **Bandwidth** # (MS/s) (MHz) (bits) ch. 2 5122EX 14 100 100 200 2 5124EX 12 150 5922EX 16-24 15 6 2 NATIONA ENTS








SEI Herbsttagung 22.-24. September 2009









SEI Herbsttagung 22.-24. September 2009







- Well defined and supported API to communicate with LV-RT
- Drivers for EPICS, TANGO, TINE, FESA, ACS and others
- Best of both worlds:
  - use the power of LV's graphical programming and rich NI hardware family with your favorite control system without having to compromise







- □ Want LV GUI and NI hardware
- Need ACS as scalable distributed control system infrastructure
- Integration with LabVIEW via Simple TCP Messaging (STM)







Using Highfrequency Realtime DSOs as Fast Acquisition Systems



# Comparison of Systems

### **Modules**

- Samplingrate 8Gs/s /10bit
- Bandwidth 3GHz
- Mudular



### WaveProZi

- Samplingrate 40Gs/s /8bit
- Bandwidth 6GHz (18GHz)
- Data Transfer 250Mpoints/s
- Memory up to 256Mbyte/Ch
- Pre Processing (Software)
- Trigger Pulswidth, Interval etc.,
- Measurement Parameters up to 750 measurements /Sec, Statistic, Histogram
- Userinterface







SEI Herbsttagung 22.-24. September 2009



### **Dual BNC and SMA Inputs**

- High Bandwidth 50 Ω Input
- Wide Dynamic Range 1 MΩ Input
- Use Hi-Z passive probes without adaptors.
- Toggle between SMA and BNC Input without disconnecting input connections



	1 MΩ	50 Ω	50 Ω
	(BNC)	(BNC)	(SMA)
Bandwidth	500 MHz	3.5 GHz	6 GHz
Risetime	720 ps	120 ps	70 ps
Dynamic	2 mV to	2 mV to	2 mV to
Range	10 V/div	1 V/div <sup>1</sup>	1 V/div <sup>1</sup>
Maximum Input Voltage	±250 V <sub>pk</sub>	±5 V <sub>rms</sub>	± 4 V <sub>pk</sub>
Coupling	AC, DC,	DC,	DC,
	GND	GND	GND

<sup>1</sup> 2mV-9.99mV/div via software zoom



### Small Fast Memory vs. Large Slow Memory





SEI Herbsttagung 22.-24. September 2009

Max-Planck-Institut für Plasmaphysik, IPP Greifswald







### **Superior Processing**

- Math + Histogram + Track
- FFT (10M Points Waveform)
- Sequence Mode
- Data Transfer Rate LSIB

185.000 measurements/sec 3.8 Mpoints/sec

.. 250Mpoints/sec





New High Speed Remote Data Transfer System



SEI Herbsttagung 22.-24. September 2009

# What is LSIB

### LSIB is:

- A new standard for high speed data transfer from the oscilloscope with speeds up to 250MS/s.
- Based on the wired PCI-express standard.
- Unique to WavePro 7 Zi Series oscilloscopes only.
- 10x-50x faster than other instrument control technologies currently available (GPIB, Ethernet, USB, etc.)
- Primarily intended for high speed waveform data transfer from scope to a host computer for off-line processing or storage.



- LeCroy's LSIB solution enables data rates up to 250 Mpts/s.
- 10-50x faster than other solutions in use today.
- Uses PCIe x4 bus for remote data transfer.







**Deliverables** 

#### LSIB-1 Option includes:

- PCle x4 cable
- LSIB Host card for PC
- API/Client Software Library
- LSIB Driver
- LSIB card installed in scope

#### **Customer Requirements**

- PC that has an extra PCIe slot
- Programming Capability



# LSIB Summary

- Data transfer rate up to 250 MS/s
- 7 meter maximum distance between scope and host.
- Geared toward users who need high performance data transfer
  - Use for high speed off-line data processing or storage.
  - Users need to use the LeCroy provided libraries for developing software applications on their host computers
  - **API/Client Library will be included** for programming LSIB.
- Accepts legacy remote commands or automation commands
- Primarily for remote data transfer but can be used for:
  - Low Speed Input for control (from host to scope),
  - High Speed Data Output (from scope to host),
  - Bi-directional transfer.

### **Comparision LAN / LSIB**

	LAN		LSIB	
	Input (from host to scope)	Output (from scope to host)	Input (from host to scope)	Output (from scope to host)
Use Case	Receive Commands from Host	Transmit Data to Host	Receive Commands from Host	Transmit High Speed Data to Host
Physical Layer	Ethernet	Ethernet	PCIe x4 bus	PCIe x4 bus
Drivers	IVI Driver	N/A	IVI Driver	N/A
Protocol	TCP-IP protocol	TCP-IP protocol	TCP-IP protocol only	LSIB protocol only
API	NI-VISA+VICP Passport	N/A	NI-VISA+VICP Passport	LSIB API Library only (Not supported by NI-VISA)
Speed	10MS/s	10MS/s	N/A	Up to 250MS/s





#### Q: Is LSIB supported by NI-VISA?

- A: Only for transfer from host to the scope using the VICP passport. LSIB is a custom protocol that is unique to LeCroy and is not supported by NI-VISA for high speed data transfer as of now. LeCroy provides an Client Library and driver for communication with the scope.
- Q: Is LSIB for data output only?
  - A: LSIB can also accept remote control commands.
- Q: Is LSIB backward compatible with my existing test procedures that use the LAN port?
  - A: LSIB is fully compatible with existing code for LAN to send commands to the scope, but needs additional code to receive high speed data from the scope.
- Q: Is LSIB reliable and robust?
  - A: Yes, it is based on the well established cabled PCI-express standard.



### FastMultiWavePort

- FastWavePort is a processing function for the LeCroy XStream Series of Digital Oscilloscopes that enables a user to insert his own custom processing algorithm, written in the C/C++ language, into the DSO's processing stream
- For the present two C++ compilers have been tested for compatibility: Microsoft Visual C++ (6.0 to 7.1) and MinGW 'gcc' based compiler (free download from http://www.mingw.org/)







### FastMultiWavePort Performance

- Under optimal conditions, on a DSO with a 1.7GHz Celeron processor, rates of up to 75 MSamples/sec have been observed. Due to the differences between the acquisition and processing hardware in each of the XStream DSOs this value may vary significantly and therefore cannot be guaranteed.
- One thing can be guaranteed, this is by far the fastest way to process data using a user-defined algorithm on an XStream DSO.



# SEI Tagung

Greifswald, 23.09.2008







### **EBV** in Zahlen

• Umsatz:

€ 1,310 Mrd. KJ 2007

908

- Mitarbeiter:
- Warenbestand:
- Marktanteil:

#### EBV ist zertifiziert nach:

- EN IEC 61340-5-1 & 2
- DIN EN ISO 9001:2000









### EBV der technische Spezialist



#### **Design Partner Netzwerk**

Engineering Firmen fungieren als Design Partner und bieten technische Unterstützung für sehr komplexe Anwendungen. D.P. konzentrieren sich auf Software- und Hardware-Entwicklung mit Fokus auf DSPs, Power, FPGAs, High-End Processing und Networking.



#### **Kompetenz Teams**

Spezialisierte FAEs bieten spezifisches Produkt- und Anwendungs-Know-how für DSPs, programmierbare Logik, Power, Microcontroller, Analog, High-End Embedded Processing, Networking & Telekom, General Lighting, Bluetooth™ & WLAN, Control Networks und Automotive.



#### **Knowledge Base**

Eine Online-Datenbank, die innovative Lösungen für komplexe Anwendungen inklusive detaillierter Produkt-Spezifikationen beinhaltet. Minimiert Mehrfachsuche bei identischen Designs und verringert dadurch entscheidend Kosten und Time-to-Market.



(c) 2008 Rolf.Richter@ebv.com



## EBV Referenzdesigns

- Start des Programms in Q4 2006
- Mehrere Hersteller auf einer Lösung
- Neueste Produkte, Technologien & Software
- Kundenbedürfnisse treiben die Anwendungen
- EBV definiert die Zusammenstellung
- Eins-zu-eins-Umsetzung möglich
- Spart Kunden Kosten und Entwicklungszeit
- Verkürzt Time-to-Market















# Produktveredlung 1



#### Programmierung

- 20 automatische Programming-Pick & Place-Maschinen
- 12 automatische Programming-Serial-Handlers
- 5 Media-Transfer-Systeme mit 3D-Lead/BGA-Inspection
- Manuelle Programming-Maschinen
- 5 Laser-Marking-Systeme
- Peel-Strength-Analyse
- Component Screening
- Vakuum-Ofen für Baking
- Dry-Packing nach JEDEC



🏵 EBV Elektronik

(c) 2008 Rolf.Richter@ebv.com



## Produktveredlung 2

#### Tape & Reel

- EBV bietet Tape & Reel auch als separaten Service
- Kapazität von über >40 M Bauteilen pro Jahr garantieren ausreichende Flexibilität
- Alle Materialien und Abläufe nach EIA481 Standards
- Peel-Force-Test f
  ür jedes Tape dokumentiert
- 60% der programmierten Bauteile sind gegurtet



10

EBVElektronik

# Produktveredlung 3



#### Laser Marking

- Schnell, flexibel und unkompliziert •
- Hitzebeständig •
- Maschinelles Handling garantiert hohe Qualität •
- Hohe Kosteneffizienz •











# MAX II: The Lowest-Cost CPLD Ever

- New logic architecture
  - 1/2 the cost
  - 1/10 the power
  - 2X the performance
  - 4X the density
- Non-volatile, instant-on
- Supports 3.3-, 2.5-, and 1.8-V supply voltage
- Zero Power devices Available



### Breakthrough Technology to Expand the Market

EBVElektronik

# A Complete Solutions Portfolio Cyclone 🕅 €Stratox Л Low-Cost **FPGAs** SOPC Builder **EBV**Elektronik (c) 2008 Rolf.Richter@ebv.com



# Unprecedented Combination

- Low power
  - TSMC 65-nm low-power (LP) process
  - Quartus® II software power-aware design flow
  - 120K logic elements (LEs) under <sup>1</sup>/<sub>2</sub> W static
- High functionality
  - Densities ranging from 5K to 120K LEs
  - Up to 4 Mbits of embedded memory
  - Cyclone Up to 288 embedded multipliers for digital signal processing (DSP)
- Low cost
  - First low-cost 65-nm FPGA
  - Free Quartus II Web Edition software

(c) 2008 Rolf.Richter@ebv.com SEI Herbsttagung 22.-24. September 2009

Max-Planck-Institut für Plasmaphysik, IPP Greifswald

EBVElektronik

Low Power

**High Functionality** Low Cost

> Shipping Now!



```
(c) 2008 Rolf.Richter@ebv.com
```



### Do more with less!



) EBV Elektronik

17

### System Integration

- Combination of logic, memory, and multipliers allows for efficient implementation of arithmetic DSP functions
  - Integrate multiple DSP devices into a single Cyclone III FPGA



(c) 2008 Rolf.Richter@ebv.com

### **BARCO Media and Entertainment**



"In the search to find the ultimate combination of functionality, size, and cost, Barco opted for Altera's Nios II processor implemented in a Cyclone device after it became clear that no other processor delivered the ideal mix of features, price, performance, and short time-to-market, along with a guarantee to avoid costly processor obsolescence."

> -Robbie Thielemans Vice President of R&D



Modular LED Display System

Industry:

Broadcast

#### **Altera Value Proposition:**

- Accelerated Market Releases with the Most Advanced Video Processing Features
- Cost-Effectiveness and High Volume Availability for Consumer Market

#### **Altera Products Chosen:**



Nios<sup>®</sup>II







22

🔂 EBV Elektronik

## Stratix IV FPGA: A Closer Look

- Highest density
  - Up to 680K logic elements (LEs)
  - Up to 22.4-Mbits internal RAM
  - Up to 1,360 18 x 18 multipliers
- · Highest bandwidth and performance
  - Up to 48 transceivers operating up to 8.5 Gbps
  - Up to 4 x8 hard intellectual property (IP) blocks for PCI Express Gen 1 and Gen 2
  - Up to 748 giga multiply-accumulate operations per second (GMACS) digital signal processing (DSP) performance
  - 2 speed grade performance advantage
- · Lowest power
  - Programmable Power Technology
  - Quartus<sup>®</sup> II PowerPlay technology
  - 40-nm process benefits including 0.9V core voltage
- Seamless FPGA prototyping to HardCopy ASIC production
- Quartus II 8.0: #1 in Performance and Productivity

(c) 2008 Rolf.Richter@ebv.com

ADERA. Stratix IV

Highest density, highest performance AND lowest power

• EBV Elektronik

# Excelent 40nm Transceiver Test Chip Results

- Transceiver test chip results

   Pattern: PRBS 7
   V<sub>od</sub>: 600 mV
  - –DJ: 10.3 ps
  - -RJ (RMS): 1.23 ps
- Excellent jitter performance
- Low-risk path to production
- Watch the demo video at <u>www.altera.com/b/40-</u> <u>nm-stratix-iv-video.html</u>



24

😥 EBV Elektronik



### Protocoll Support

Protocol	HardCopy IV ASICs	Stratix IV FPGAs
3G Protocols		
PCI Express Gen 1 (x1, x2, x4, x8), PCI Express Cable	✓	✓
Serial RapidIO <sup>®</sup> (1x, 4x)	✓	✓
Gigabit Ethernet, XAUI (IEEE 802.3ae), HiGig+	✓	✓
3G Basic (proprietary), 3G SerialLite II	✓	✓
CPRI v3.0, OBSAI v2.0/RP3-01 v4.0	✓	✓
SONET OC-3/12/48, GPON	✓	✓
SATA, SAS	✓	✓
SD, HD and 3G SDI, ASI	✓	✓
Serial Data Converter (JESD204)	✓	✓
SFI 5.1	Up to 8 Channels	✓
HyperTransport 3.0	Up to 8 Channels	✓
6G Protocols		
PCI Express Gen 2 (x1, x2, x4, x8)	✓	✓
HiGig2, CEI 6G (SR/LR), Interlaken, DDR-XAUI, SPAUI	✓	✓
6G basic (proprietary), 6G SerialLite II	✓	✓
6G CPRI/OBSAI	✓	✓
Fibre Channel (FC1/FC2/FC4)	<ul> <li>✓</li> </ul>	✓

(c) 2008 Rolf.Richter@ebv.com



## Hardcopy: A Closer Look



- Seamless prototyping
   One design, one register transfer level (RTL), one IP set, one tool delivers FPGA and ASIC implementations
- Now with transceivers
- Low risk, lowest total cost access to deep sub-micron ASIC benefits
- · Low power
  - 50 percent or lower than companion FPGA
- · Guaranteed first-time right



The benefits of FPGAs AND the benefits of ASICs

27

🏵 EBV Elektronik

(c) 2008 Rolf.Richter@ebv.com

# Ultimate System Development Methodology

- Traditional method: Sequential hardware, ASIC, and software development
- Traditional ASIC respins stop everything and delay software completion



- FPGA flexibility speeds system verification and software development
- Saves 9 12 months in time to market





# NIOS II – World's most popular Soft Processor

- Over 20,000 development kits shipped
  - Used in communications, consumer, industrial, medical, automotive, and broadcast products worldwide
  - Used by all of the top 20 OEMs
- Active Nios design community (www.niosforum.org) – Over 8,000 active members



(c) 2008 Rolf.Richter@ebv.com SEI Herbsttagung 22.-24. September 2009

Max-Planck-Institut für Plasmaphysik, IPP Greifswald


#### Multi-Processor

32



(c) 2008 Rolf.Richter@ebv.com SEI Herbsttagung 22.-24. September 2009

**Companion Chip** 

# Motion Control in FPGA



34

EBVElektronik

**EBV**Elektronik

### Motion Control based on FPGA?

#### Reduce Number of components

- SD ADC Demodulator
- Digital Encoder Interface
- ➢Fieldbus IP-Core
- Soft-CPU NIOS Ⅱ

#### Increase Performance

- ≻No Sampling Issues
- ➢No Calculation Delay
- High switching frequency

#### >Increase Flexibility

- Platform strategy
- ≻Scalability

(c) 2008 Rolf.Richter@ebv.com

≻Less Option Cards



35





SEI Herbsttagung 22.-24. September 2009

Max-Planck-Institut für Plasmaphysik, IPP Greifswald

### Motion Fieldbus - Technology





## IP Core – Integration





#### **Cuts Weeks Off Development Time!**

40

EBVElektronik



### Nios goes .Net

IEC61131 (SPS-programming) Language and c# support

for NIOS

- eCLR for Microsoft Intermediate Language
- Microsoft Express Studio
- First Embedded Implementation (NIOSII)
- ➤More information @

#### www.kw-software.de

- Evaluation version included
  - in every DBC3C40 Kit





>3S-Smart Software Solutions is the manufacturer of the market leading IEC 61131-3 programming tool CoDeSys.

Starter package of the CoDeSys 3.0 run time system available for Nios II

> The implementation for the NIOS II Core also includes hardware functions like E/As, field bus interfaces or Ethernet ports.

> Evaluation version available for DBC2C20 EVAL-Board

More Information @ <u>http://www.3s-software.com</u>







Neues von der ,Logi	CBOX Agenda
Einblick (Was ist die LogicBox?)	)
<ul> <li>Motivation</li> </ul>	
<ul> <li>Konzept</li> </ul>	
Hardware	
Firmware (LogicPool)	
🗖 Überblick	
Aktueller Stand	
Neue interessante Module	
Ausblick	
Aktuelle Entwicklung	
Zukunft	

Was hat sich seit der Einführung der "LogicBox" auf der SEI Herbsttagung 2006 in Heidelberg getan?

Es wird nocheinmal kurz das Konzept und der aktuelle Stand sowie interessante neue Funktionsmodule vorgestellt.



Warum und für wen wurde das System entwickelt?

Vor allem in den Bereichen Physik wird die LogicBox bereits vorteilhaft eingesetzt und ist mittlerweile auch kommerziell durch die Fa. WIENER erhältlich.



Die Hardware setzt sich aus zwei Einheiten zusammen:

-Einer universellen FPGA-Basiskarte mit USB-Interface

-Den anwendungsspezifischen Subkarten für den digitalen und analogen I/O



Das Bild zeigt zwei mit jeweils 4 Subkarten voll bestückte Geräte.

		FPGA	Sonstiges
3HE/4 SU	USB 1.1	XC3S400	-
6HE/4 SU	VME	Altera	nicht kompatibel
3HE/4 SU	Parallel	XC3S400	-
3HE/4 SU	Parallel	-	
3HE/4 SU	USB 2.0	XC3S400	
NIM/4 SU	USB 2.0	XC3S400	
3HE/4 SU	USB 2.0	XC3S4000	
NIM/4 SU	USB 1.1	XC3S400	
NIM/8 SU	USB 2.0	XC3S4000	In Planung!
6HE/4 SU	VME	XC3S4000	-
	6HE/4 SU 3HE/4 SU 3HE/4 SU 3HE/4 SU NIM/4 SU NIM/4 SU NIM/4 SU NIM/8 SU 6HE/4 SU	SHE/1 SC         USB 20           6HE/4 SU         VME           3HE/4 SU         Parallel           3HE/4 SU         Parallel           3HE/4 SU         USB 2.0           NIM/4 SU         USB 2.0           3HE/4 SU         USB 2.0           3HE/4 SU         USB 2.0           NIM/4 SU         USB 1.1           NIM/8 SU         USB 2.0           6HE/4 SU         VME	SHE/4 SU         VME         Altera           6HE/4 SU         VME         Altera           3HE/4 SU         Parallel         XC3S400           3HE/4 SU         Parallel         -           3HE/4 SU         USB 2.0         XC3S400           NIM/4 SU         USB 2.0         XC3S400           3HE/4 SU         USB 2.0         XC3S400           NIM/4 SU         USB 1.1         XC3S4000           NIM/4 SU         USB 1.1         XC3S4000           NIM/8 SU         USB 2.0         XC3S4000           6HE/4 SU         VME         XC3S4000

Mittlerweile gibt es eine Reihe von Basiskarten in verschiedenen Bauformen, Interfaces und FPGA-Größen.

Die Subkarten können auf allen Basiskarten in der gleichen Weise eingesetzt werden.

Bei den Geräten mit USB 2.0-Interface ist die Firmware auch über USB nachladbar sowie der Setup für die Verschaltung der LogicPool-Module im Gerät selber speicherbar.



Als Beispiel der Aufbau einer LogicBox als NIM-Modul und mit 4 Subkarten.



Hier ist eine VME-Karte mit großem FPGA (XC3S4000), einem teilweise bestücktem Memory-Modul und zwei NIM/TTL-IO Karten mit Leuchtdioden zu sehen.



Eine Auswahl von verschiedenen Subkarten.

Peter von Walter,	Physikalisches Institut, Uni HD LogicBox SEI	2008
Logi	cBox: Sub-Boards	
5		
Тур	Beschreibung	
SU700	5x TTL I/O – LEMO coax	
SU701	16x TTL I/O - Multiconnector	
SU702	8x ADC, Diff, bipolar	
SU703	4x Discriminator and 1x TTL I/O -coax, std	
SU704	5x NIM/TTL I/O – LEMO coax	
SU705	16 MByte RAM (100 MHz statisch)	
<u>SU706</u>	1x ADC (100 Mhz) ,2x TTL I/O – LEMO coax	
SU707	8 x LVDS I/O	
SU708	Cascade IF50 Interface	
SU709	8 x Temperaturesensor	
SU710	2x Fast DAC (100 Mhz)	
SU711	6 x programmable Delayline 0,5ns 128 ns	
SU712	16 x ADC (5 us, 14 Bit)	
SU713	16 x DAC (14 Bit)	
<u>SU714</u>	HAL25 Interface	
<u>SU715</u>	NF-Amplifier with prog. Gain	
<u>SU716</u>	16 M * 32 Bit RAM (100 MHz statisch)	
SU717	QDC, Ladungsempfindlicher ADC	

Es sind mittlerweile Subkarten für fast alle digitalen und analogen IO-Standards verfügbar.

Einige Karten wurden speziell für bestimmte Anwendungen und Experimente entwickelt.



Um die Programmierung von gewünschten Funktionen sehr leicht durchführen zu können wurde das Konzept des "LogicPools" entwickelt:

Typische Grundfunktionen sind bereits im FPGA implementiert und können für die Gesamtfunktion frei verschaltet werden.

Dabei ist eine Vielzahl von Parametern setzbar oder auslesbar.



Vorgefertigte Funktionsmodule dienen als Signal-IO sowie zur digitalen Verarbeitung, wie z.B. Logic, Zähler, usw. !



Die frei programmierbare Verdrahtung der Funktionsmodule erlaubt eine beliebige Verschaltung.

Zusätzliche Parameter (z.B. Zählerstand) können gesetzt oder ausgelesen werden.

LabVIEW erlaubt wie in einem Schaltbild die Schaltung zu zeichnen und übernimmt die Programmierung.



Alle Funktionsmodule im FPGA besitzen Ausgänge, die über Multiplexer an den Eingängen ausgwählt werden können und damit jede beliebige Verschaltung der Module ermöglichen.

Bestimmte Module sind mit den Subkarten verbunden und realisieren den Signal-IO oder bestimmte Hardwarefunktionen.



Die interne Kommunikation ist über einen 32 Bit Address- und Datenweg möglich.

Ein Controller übernimmt die Umsetzung des USB-Protokolls auf den internen Datenweg.



Der aktuelle Status ist gekennzeichnet durch eine Vielzahl von Funktionsmodulen, die eine breite Basis von Anwendungen abdecken soll!



Neuere Module (rot) kommen aus speziellen Anforderungen und sind für hohe zeitliche und funtionelle Verarbeitung entwickelt.



Um logische Funktionen hoher Funktionstiefe von mehreren Eingängen auf einen Ausgang zu realisieren, wurde dieses Modul entwickelt.

Die logische Funktion wird durch eine programmierbare AND/OR-Matrix (Normalform) bestimmt!



In vielen kernphysikalischen Experimenten muss als Trigger die Koinzidenz (Multiplizität) von mehreren Detektorsignalen bestimmt werden!

Dieses Beispiel zeigt auch, wie einfach eine Beschreibung in VHDL in parametrisierten Form erfolgen kann.



Ein bereits existierendes Modul für einen schnellen (100 MHz) ADC wurde überarbeitet und an Anforderungen mit erhöhter Pulsrate angepasst.

Neben den Rohdaten werden alternativ ausgewählte Puls-Parameter bereits durch die Hardware ermittelt und nur diese in ein FIFO geschrieben. Somit können Totzeiten durch das Auslesen der Rohdaten vermieden werden.



Der ADC Baustein sampelt und konvertiert kontinuierlich den analogen Eingang Inp mit der Systemclock von 100 MHz. Die 14 Bit Daten Data werden dabei in einem Vergleicher (>) mit der Threshold verglichen und daraus ein Ausgangssignal DISCR abgeleitet.

Der Dual-Port Speicherbaustein **FIFO** speichert die Daten entweder direkt oder nur die entsprechenden Signalparameter, die in der Einheit **GateParams** ermittelt werden. Das Einschreiben der Daten kann abhängig von einem **Divider** entsprechend auch mit einer 100 MHz/Divider langsameren Frequenz erfolgen und so langsamere Abtastraten realisiert werden.

eter von Walter, Physikalisches Institut, Uni HD	LogicBox SEI 2008
LogicPool: Delay	DELAY# USB In TRIG TATION USB Out TRIG DELAY Params Function
<ul> <li>SU711</li> <li>Programmierbare Laufzeiten keine Abhängigkeiten zur Syste</li> <li>Kanäle: 6 / SU711</li> <li>Delay: typ. 30 ns + n*0.5 ns (</li> <li>Mode:         <ul> <li>Delay: TRIG -&gt; DELAY</li> <li>MonoFlop: Puls auf DELAY nacl</li> <li>Anwendung:                 <ul> <li>Feinjustage von Signallaufzeite</li> <li>Jitterfreie Pulsgeneratoren</li> </ul> </li> </ul> </li> </ul>	emclock (100MHz) n=0255) n TRIG (rising edge) en

Dieses Modul realisiert in Verbindung mit einem programmierbaren Delay-Baustein (Laufzeit) jitterfreie Verzögerungen.



Bei Bessy (Berlin) wurde mit dieser Schaltung ein Trigger für einen Femto-Laser mit alternierender Verzögerung (Jumping Trigger) realisiert.

Die Verzögerung beträgt jeweils 12ns in 4 Stufen mit einer Rate von ca. 3 kHz.

Peter von Walter, Physikalisches Institut, Uni HD TOF-Histogrammer	LogicBox SEI 2008 TOF Histogrammer [TOFh.vi] TOFH# USB In TRIC EVNT Params					
<ul> <li>Multihit TDC mit Histogrammer</li> <li>Bins (10 bit): typ 1024</li> <li>Zeitauflösung (24 bit): 10 ns ca. 167 ms</li> <li>Offset (16 bit): 02^16 * Zeitauflösung</li> <li>Non-/Retrigger</li> </ul>						
Coffset 1024 Kanâle						

Ein einfacher Zeitmesser (Time Of Flight) für mehrere Events wurde mit einem Zähler (24 Bit bei 100 MHz) aufgebaut.

Die Zeitinformation wird unmittelbar in einem Speicher zu einer Häufigkeitsverteilung (Histogramm) einsortiert. Diese kann unabhängig ausgelesen werden, so daß keine Totzeiten auftreten.



Das Modul misst die Zeit zwischen **TRIG** und einem oder mehreren Signalen an **EVNT** mit einer Auflösung, die durch den Parameter **DWELL** (= DWELL \* 10 ns) bestimmt ist. Die Auflösung kann mit 24 Bit (10 ns .. ca.167 ms) beliebig eingestellt werden. Für die gemessene Zeit ist jeweils die positive Flanke der Signale entscheidend.

Die Zeitmessung beginnt erst ab dem einstellbaren 16Bit-Parameter OFFSET (= OFFSET \* DWELL \* 10 ns) und wird über die Speichertiefe (= 1024 Kanäle) durchgeführt. Während dieser Zeit kann auch ein mehrfaches Eventereignis auftreten, das falls es nicht in den gleichen Zeitkanal fällt, erfasst wird!

Ein Flag **Retrigger** bestimmt, ob bei vorherigem neuen Trigger, die Messung neu gestartet oder unterdrückt wird.

Die Zeiten werden ohne Totzeit sofort in ein **Histogramm**-Memory (maximale Eventanzahl  $=2^{**}(16+10) = ca. 67$  Mio) einsortiert und können zum beliebigen Zeitpunkt mit einer gewählten **Länge** ausgelesen werden.



Einige Beispiele von Häufigkeitsverteilungen in Experimenten.



Für das Testen von Auswerteschaltungen an Detektoren ist ein Pulsgenerator mit variabler bzw. zufälliger Pulsdauer vorteilhaft.

Die Verteilung der Pulsdauer kann über eine Verteilungstabelle weitgehend beliebig bestimmt werden.



Durch den Trigger wird über einen Pseudo-Random-Generator eine zufällige Adresse (10 Bit) generiert, die über ein ladbares Memory die eigentliche Pulsdauer bestimmt. Mit dieser Zahl wird der Pulsgenerator gestartet. Nach Ablauf des Pulses kann beliebig über einen Trigger ein erneuter Puls gestartet werden oder der Pulsausgang wird (invertiert) mit dem Trigger verbunden um einen freilaufenden Pulser mit variabler Zeitdauer zu realisieren.



Der Messaufbau zeigt das LabVIEW-Programm mit einer Clock für den Trigger des RandomPulsers und den TOF-Histogrammer zur Auswertung und Darstellung der Zeitverteilung.


Beispiel für Gleichverteilung der Pulszeiten von 1..5 us:

-Links oben: Werte im Memory

-Rechts unten: Histogramm der Pulszeiten

-Links Unten: Verteilung der Variation der Häufigkeiten aus dem Histogramm



Beispiel für Boltzmann-Verteilung:

-links oben: Ausgangsfunktion

-Rechts oben: Werte im Memory

-Unten: Erzeugte Verteilung



Eine neue aktuelle Entwicklung zur Messung von Ladungsimpulsen aus einem Photodetektor.



Funktions-Blockschaltbild des QDC:

Die Ladungen am Eingang werden über einen geschalteten Integrator aufgesammelt und die Integrationsspannung über einen schnellen ADC (100 MHz) gemessen. Durch mehrmaliges Messen über den typischen Integrationszeitraum von hier 300 ns können einer einer nachgeschalteten Verrechnungsschaltung bestimmte Fehler unterdrückt werden. Letztlich werden die Daten dann für das Auslesen in einem FIFO abgespeichert.



Typische Signalformen mit den typischen Fehlern durch das Schalten verursacht.

Der Fehler kann durch zweimaliges Sampling (und z.B. durch Differenzbildung) an bestimmten Stellen verringert werden.



Das Gesamtrauschen wird durch die unterschiedlichen Signalhöhen beeinflusst.



Eine Weiterentwicklung der LogicBox ist in mehreren Bereichen möglich.

Letztlich werden diese durch speziellere und weitergehende Anforderungen von den Anwendungen her bestimmt.

## Anmerkungen zum Large Hadron Collider LHC

Dieter Notz Deutsches Elektronen-Synchrotron, DESY, Hamburg, Germany EMAIL: Dieter.Notz@desy.de SEI Tagung IPP Greifswald 22. – 24. 9. 2008

#### Zusammenfassung

Der größte Beschleuniger der Welt, der Large Hadron Collider (LHC) hat am 10. 9. 2008 am CERN bei Genf seinen Betrieb aufgenommen. Es werden einige Anmerkungen aus den verschiedenen Bereichen gemacht und im Vortrag Bilder dazu gezeigt.

## LHC

Zu Beginn des Universums vor 13.7 Mrd. Jahren war das Universum in einem kleinen Punkt konzentriert. Diesen Zustand wollen wir mit dem LHC erforschen. Die Kollisionen der Protonen beim LHC beschreiben das Universum zu einem Zeitpunkt von einem Hundertsten eines Milliardstel einer Sekunde (10<sup>-11</sup> s) nach dem Urknall.

Ein wesentliches Ziel des LHC ist die Suche nach dem Higgs Teilchen. Dieses Teilchen erzeugt ein Feld, das anderen Teilchen Masse gibt. So ähnlich, wie die Luft einem Helium Ballon eine negative Masse gibt.

Die ersten Ideen, einen LHC zu bauen, gehen auf die Konferenz in Lausanne, 1984, zurück. Während einer Sekunde überschreiten die Protonen 66000 mal die französich-schweizer Grenze.

Die Strahlen werden 10 h in LHC gespeichert. Dabei legen sie eine Entfernung von 10 Mrd. km zurück. D. h. einmal zum Neptun und zurück.

Bei einer Kollision ist die Temperatur in einem winzigen Volumen eine Mrd. mal heißer als im Innern der Sonne.

Die Temperatur für die Magnete liegt bei -271 Grad Celsius (1.9 K). He wird bei diesen Temperaturen supra-flüssig. Supra-flüssiges Helium kann die Wände hochkriechen und entweichen.

Die Filamente der supraleitenden Magnete sind 10 mal dünner als ein Haar. Aneinandergereiht reichen sie bis zu Sonne und zurück. Es wurden 1232 supraleitende Magnete gebaut. 15 m lang. 35 t schwer. Insgesamt sind 1800 Magnete eingebaut.

Wenn man den LHC mit normalleitenden Magneten gebaut hätte, dann hätte er 120 km Umfang.

Dank moderner Telekommunikation kann man vom Fermilab in Chicago den Betrieb bei LHC verfolgen.

9000 Physiker mit 100 Nationalitäten benutzen die Einrichtungen vom CERN. Das ist die Hälfte der Teilchenphysiker.

Daten können mit einer Rate von 6.25 GBit/s nach Los Angeles geschickt werden. Das ist 10000 mal schneller als typische Hausinstallationen.

Pro Jahr werden 15 Mill. Gigabyte Daten genommen. Das füllt 3 Mill. DVDs, die aufeinandergestapelt so hoch sind wie der Mont Blanc.

Während einer Sekunde finden 600 Mill. Zusammenstöße statt.

Ein 1 CHF Geldstück würde nach Beschleunigung 33 kg schwer sein.

Die Energie des LHC Strahls entspricht der Energie eines TGV bei 150 km/h.

Das Strahlgrab wird beim Auftreffen des Strahls auf 800 Grad Celsius erhitzt.

Baukosten: 6 Mrd.CHF, 3.5 Mrd. EUR.

## ATLAS

Einer der Detektoren von Atlas war so empfindlich, dass er von Kalifornien bis Genf in einem Sitz der 1. Klasse flog. Die Sitze der 2. Klasse waren zu eng.

Beim Transport einer 6 m hohen Komponente war der Weg durch eine neue Brücke versperrt. Das Teil wurde mit einem Autokran über die Brücke gehoben.

Die Pixel Detektoren arbeiten wie eine Digitalkamera. Typische Detektoren haben 80 Megapixel.

Die Genauigkeit der Aufstellung der Detektoren beträgt 0.05 - 0.3 mm. Das ist die Dicke eines Haares.

Die Bewegungssensoren bei Atlas sind so genau, dass sie am 26. 12. 2004 Unregelmäßigkeiten registrieren. Diese hingen mit dem Erdbeben in Sumatra und dem anschießenden Tsunami in Indonesien zusammen.

Die Energie, die in den ATLAS Magneten gespeichert ist, entspricht der Energie von 4000 Fahrzeugen bei einer Geschwindigkeit von 100 km/h. 92 km Kabel wurden in den Magneten verbaut.

Die Toroidspulen sind 25 m lang.

In die Kaverne von Atlas passt der Triumpfbogen von Paris. Sie ist 53 m lang und 35 m hoch. Sie wurde zunächst nur 12 m tief ausgegraben. Dann wurde eine Betondecke installiert, die an 38 Ankern von 25 m Länge befestigt ist.

60 m<sup>2</sup> Si Streifendetektoren. Steifen sind dünner als ein Haar.

Kosten von ATLAS: 550 Mill. CHF (330 EUR)

#### CMS

Die Hydraulik und Steuerung zum Herablassen der schweren Teile (1920 t) in das CMS Experiment (100 m tief) werden in Südafrika benutzt, um das Dach des Stadions für die Weltmeisterschaft 2010 anzuheben. 5 Jumbo Jets wiegen 1920 t.

Die Energie im CMS Magneten könnte 18 t Gold schmelzen. Der CMS Magnet hat 15 m Durchmesser.

Im CMS Experiment sind 1400 Muonkammern aus 15 Ländern eingebaut.

Einige Blei-Wolfram Kristalle in CMS sind so groß wie eine Kaffeetasse und wiegen 1.5 kg. 77 000 Kristalle wiegen soviel wie 20 Elefanten.

Messing enthält Fragmente von Supernovae Explosionen. Schwere Elemente wie Kupfer, Zink oder Blei in Messing wurden dabei erzeugt.

Über eine Millionen Messingkapseln aus Waffen der russischen Flotte wurden eingeschmolzen und zu Detektor Komponenten verarbeitet.

Die Füße von CMS tragen den Detektor von 12 000 t Gewicht. Das ist mehr als das Gewichts des Eifelturms.

Die schweren Teile von CMS können auf einem Luftkissen bewegt werden.

### LHCb

Ein Detektorteil beim LHCb Experiment ist so empfindlich, dass elektronische Verbindungen zerstört werden könnten, wenn eine Nadel auf den Detektor fällt.

#### Alice

Der Magnet ist 16 m hoch. Er wiegt 8100 t.

Genauigkeit des Pixeldetektors ist 0.1 mm.

Ein Streifendetektor enthält 30 000 Streifen.

## Kosten: 70 Mill. EUR

Die Türen des Alice Experiments biegen sich im Magnetfeld durch.



Am Genfer See wurden Bilder über den LHC mit den vier Experimenten ausgestellt. Die Aufnahmen stammen von Peter Ginter. Das Bild zeigt eine Zusammenfassung.

Auf der Rückseite der Bilder waren Texte, die ich übersetzt und oben benutzt habe. Links im Bild sieht man einen Fußball von 15 m Durchmesser. Dieser war mit Helium gefüllt und schwebte über der Fontäne des Genfer Sees anlässlich der Fußball Europameisterschaft 2008.



notzbericht080924.doc



Some comments are taken from http://zone.ni.com/devzone/cda/tut/p/id/3573 and http://zone.ni.com/devzone/cda/tut/p/id/3574.

Conter	nts	Jos A	1
<ul> <li>Introducti</li> <li>What is</li> <li>Why Ot</li> <li>Why Sh</li> <li>Different</li> <li>Some ru</li> <li>VI &amp; Ot</li> <li>Simple</li> <li>LVOOP E</li> <li>Focus co</li> <li>Factory</li> <li>Referent</li> <li>Functio</li> <li>Events</li> <li>Network</li> </ul>	on to LVOOP LabVIEW? oject Oriented Programming? ould use LVOOP? ices to conventional OO languag emarks on constructors, destructor ject Memory classes, inheritance, examples Design Patterns of HGF Base Class Library & HGF_Base ice & Object Manager nal Global Variable & Visitor & Thread Pool vork Communication	es ors and dataflo	w
24. Sep. 2008	H.Brand@gsi.de, SEI Herbs	sttagung 2008	65 <mark>i</mark>

The first part of the talk will briefly introduce LabVIEW, discuss the usage of object oriented software design and point out the differences to conventional object oriented programming languages.

The second part of the talk will focus on LVOOP Design Patterns that enables the usage of LabVIEW objects as entities. The HGF Base Class library contains an implementation of important design patterns with respect to the dataflow paradigm.



This transparency briefly summarizes LabVIEW and its features.



This transparency presents an impression of LabVIEW to be used for oral explanation.

Left hand side shows the Project Explorer it includes VIs, libraries, hardware configuration and build specifications as well as other data types in a logical view.

The right hand side display the frontpanel and blockdigram of an example VI together with the corresponding controls and functions palettes. The frontpanel contains controls and indicators that form the graphical user interface. The blockdigram contains the graphical program code. Probes can be attached to wires to display the data as it flows through the wire.

Dataflow Paradigm	Image: Second
<ul> <li>LabVIEW is a data flow language</li> <li>Data flows from data source to sink.</li> <li>It does not normally have variables. <ul> <li>Wires are not variables.</li> <li>Front panel controls are not variables</li> <li>Even local or global variables are no variables are in other languages.</li> </ul> </li> <li>Variables are part of a model that co <ul> <li>Without variables and a scope defini variables, construction and destruction and therefore they are left out of the Therefore: LabVIEW forbid LabVIEW clabuilt DLLs (shared libraries).</li> </ul> </li> </ul>	s. t scoped or allocated the way onflicts with data flow. ng the lifetime of those on are meaningless concepts, language design. asses in the interface of LV-
	G 5 <b>1</b>
24. Sep. 2008 H.Brand@gsi.de, SEI He	erbsttagung 2008

It is most important to understand LabVIEW's dataflow paradigm.

LabVIEW has no variable. Instead, data flows from a data source to data sink. At wire forks the data becomes cloned (copied). Data dependencies define the sequence of program execution. Program sequences that have no data dependencies are executed in parallel. Such independent program sequences are also call threads, especially when they contain loops.

There are several ways how a data source on the block diagram can get data. It can get the data from the corresponding frontpanel control, which could be set manually by the user or via VI-Server from another thread programmatically, or from the calling VI via the corresponding pin of the connector pane when used as subVI.

Why Object Oriented Proc	gramming?
<ul> <li>Classes         <ul> <li>Attribute data encapsulation</li> <li>Methods operating on attribute data</li> </ul> </li> </ul>	// C++ class example #include <iostream></iostream>
<ul> <li>Access scope</li> <li>(Multiple-) Inheritance</li> </ul>	using namespace std; class CRectangle {
<ul> <li>Recipe, how to create objects</li> <li>Advantages</li> </ul>	private: int x, y; public:
<ul> <li>Well defined public interface</li> <li>Well define responsibilities (class and developer)</li> </ul>	void set_values (int,int); int area () {return (x*y);} };
<ul> <li>Easier to debug</li> <li>Better scalability</li> <li>Better maintenance</li> </ul>	<pre>void CRectangle::set_values (int a, int b) {     x = a; y = b; }</pre>
<ul> <li>Each object can be viewed as an independent little machine or actor with a distinct role or responsibility (object by reference).</li> </ul>	<pre>int main () {     CRectangle rect;     rect.set_values (3,4);     cout &lt;&lt; "area: " &lt;&lt; rect.area();     return 0;</pre>
<ul> <li>Leads to better software design and architecture (hopefully!)</li> </ul>	}
24. Sep. 2008 H.Brand@gsi.de, SEI Herbstta	gung 2008

•Object-oriented programming has demonstrated its superiority over procedural programming as an architecture choice in several programming languages. It encourages cleaner interfaces between sections of the code, it is easier to debug, and it scales better for large programming teams.

•From wikipedia:

The idea behind object-oriented programming is that a computer program may be seen as comprising a collection of individual units, or *objects*, that act on each other, as opposed to a traditional view in which a program may be seen as a collection of functions, or simply as a list of instructions to the computer. Each object is capable of receiving messages, processing data, and sending messages to other objects. Each object can be viewed as an independent little machine or actor with a distinct role or responsibility.

•Object-oriented programming is claimed to promote greater flexibility and maintainability in programming, and is widely popular in large-scale software engineering. Furthermore, proponents of OOP claim that OOP is easier to learn for those new to computer programming than previous approaches, and that the OOP approach is often simpler to develop and to maintain, lending itself to more direct analysis, coding, and understanding of complex situations and procedures than other programming methods.

# Differences between C++ and

C++	LabVIEW	
text-based, functional language	graphical, dataflow language	
Not required	ultimate ancestor class	
constructors	no need	
destructors	no need	
by reference and by value syntax	by value syntax only	
no, class must provide mutation code for data	versioning, automatic data mutation	
templates	LabVIEW 8.2 and later does not	
pure virtual functions	LabVIEW 8.2 and later does not	
multiple inheritance	LabVIEW 8.2 and later does not	
OO for LV means strict encapsulation, simple inheritance and dynamic dispatching (virtual methods) Refer to http://zone.ni.com/devzone/cda/tut/p/id/3574		
24. Sep. 2008 H.Brand@gsi.de	e, SEI Herbsttagung 2008	

Comparisson of C++ and LVOOP features



North States	Scope and Li	ve time (Demo)
•	What is the scope of the C+ It exists from the point it is dec What is the scope of the La	+ integer? clared until the closing brace.
-	<ul> <li>Unknown.</li> <li>Until the wire ends?</li> <li>Until the VI stops executing?</li> <li>Until probe is closed?</li> <li>Until front panel closes?</li> <li></li> </ul>	Image: Second
•	LabVIEW does not have "sp A piece of data exists as long If it is copied into front panel Copies on the wires exist unt Another copy will be made fo	ace scope". LabVIEW has "temporal scope". as it is needed. control, it stays there, even after execution finishes. il the next execution of that wire. r any probe on the wire. guage, there would be a separate copy on every individual wire
	because every wire is an independent actually implement, so <b>LabVIEW</b> But the principle is the same: data generated that data.	dent computation unit. Of course, that would be inefficient to s compiler optimizes the number of copies. a lives for a long time, sometimes outliving the program that
	24. Sep. 2008	Brand@gsi.de, SEI Herbsttagung 2008

LabVIEW does not have "space scope". LabVIEW has "temporal scope". A piece of data exists as long as it is needed and is gone when it is not needed any more. If it is copied into front panel control, it stays there, even after execution finishes. Copies on the wires exist until the next execution of that wire. Another copy will be made for any probe on the wire. In a pure theoretical data flow language, there would be a separate copy on every individual wire, because every wire is an independent computation unit. Of course, that would be inefficient to actually implement, so LabVIEW's compiler optimizes the number of copies. But the principle is the same: data lives for a long time, sometimes outliving the program that generated that data.



When a VI compiles, LabVIEW allocates a "dataspace" for that VI. The dataspace is an allocation of all the data needed to execute that VI. Any thread knows that it is free to write into its region of the dataspace without having to worry that another thread is writing there, so there is no need for mutex locking.

To implement classes, we needed to be able to allocate a class in the dataspace. A wire that is of the parent type must be able to carry data of its own type or any descendent type, so the allocation that we make in the dataspace has to be able to hold any one of the classes. That means that we cannot just allocate these clusters of clusters directly.

To further complicate the design, an object needs to carry around its class information. An object is a self-aware piece of data. It knows its own type (that is why objects can perform operations such as To More Specific Class and dynamic dispatching). The class information has to be a part of the object at some point. Some helper VIs are available, but not on the functions palette: vi.lib\Utility\LVClass, to be extended with new LabVIEW versions.

A Simple Cla	
Project Explorer - HB_BaseClass_Te         Ele Edit View Project Operate Icols Window Help         ************************************	A simple example VI demonstrates: A LV object is just encapsulated structured data.
Items Files HB_HGF_Test.Ivlib → HB_GTPIe.Ivdass → HB_Simple.Ivdass → HB_Simple.td → Protected → Protec	Image: Independence of the second
HB_Simple.ctl [Private	Default object Clone object. constant.
24. Sep. 2008	H.Brand@gsi.de, SEI Herbsttagung 2008

HB\_Simple class will be used as example class to demonstrate the usage of different design patterns.

The example VI show that a LabVIEW object is just encapulated data. Compere with the simple VI in the upper right corner.

The attribuite x of the default object of class HB\_Simple becomes initialized with 1, the default value is defined in the *Class Private Data.ctl*. After incrementing x the object becomes cloned at the wire fork. The upper thread then decrements x and compares the current value with the initialization value. The lower thread increments x once more. The resulting values are displayed in the frontpanel indicators x 1 and x 2. The difference is two as expected with respect to the dataflow paradigm.

Conter	nts		
<ul> <li>Introduction</li> <li>What is</li> <li>Why Ob</li> <li>Why Shot</li> <li>Differen</li> <li>Some refine</li> <li>Some refine</li> <li>VI &amp; Ob</li> <li>Simple of</li> <li>LVOOP D</li> <li>Focus of</li> <li>Focus of</li> <li>Factory</li> <li>Referen</li> <li>Function</li> <li>Events of</li> <li>Network</li> </ul>	on to LVOOP LabVIEW? oject Oriented Programming? ould use LVOOP? ces to conventional OO language emarks on constructors, destructor ject Memory classes, inheritance, examples Design Patterns of HGF Base Class Library & HGF_Base ice & Object Manager nal Global Variable & Visitor & Thread Pool vork Communication	es ors and dataflow	
24. Sep. 2008	H.Brand@gsi.de, SEI Herbst	sttagung 2008	sů—

The first part of the talk introduced LabVIEW, discussed the usage of object oriented software design and points out the differences to conventional object oriented programming languages.

The second part of the talk will focus on LVOOP Design Patterns that enables the usage of LabVIEW objects as entities. The HGF Base Class library contains an implementation of important design patterns with respect to the dataflow paradigm.

LVOOP Design Patterns
http://en.wikipedia.org/wiki/Design_pattern_%28computer_science%29
<ul> <li>In <u>software engineering</u>, a design pattern is a general reusable solution to a commonly occurring problem in <u>software design</u>.</li> </ul>
<ul> <li>A design pattern is not a finished design that can be transformed directly into <u>code</u>. It is a description or template for how to solve a problem that can be used in many different situations.</li> </ul>
<ul> <li><u>Object-oriented</u> design patterns typically show relationships and <u>interactions</u> between <u>classes</u> or <u>objects</u>, without specifying the final application classes or objects that are involved.</li> </ul>
<ul> <li><u>Algorithms</u> are not thought of as design patterns, since they solve <u>computational</u> problems rather than <u>design</u> problems.</li> </ul>
<ul> <li>Since LabVIEW objects follow the dataflow paradigm, many design pattern must be reinvented with respect to dataflow.</li> </ul>
24 Sep 2008 H Brand@gsi de SEI Herbstragung 2008

Referenced links from Wikipedia:

Design Patterns: http://en.wikipedia.org/wiki/Design\_pattern\_%28computer\_science%29 Software Engineering: http://en.wikipedia.org/wiki/Software\_engineering Software Design: http://en.wikipedia.org/wiki/Software\_design Code: http://en.wikipedia.org/wiki/Code\_%28computer\_programming%29 Object-oriented: http://en.wikipedia.org/wiki/Object-oriented Interactions: http://en.wikipedia.org/wiki/Interaction Classes: http://en.wikipedia.org/wiki/Class\_%28computer\_science%29 Objects: http://en.wikipedia.org/wiki/Object\_%28computer\_science%29 Objects: http://en.wikipedia.org/wiki/Object\_%28computer\_science%29 Algorithms: http://en.wikipedia.org/wiki/Algorithms Computation: http://en.wikipedia.org/wiki/Computation Design: http://en.wikipedia.org/wiki/Design

Focus	of HGF Base Class Library		
<ul> <li>How to de</li> <li>Factory</li> <li>Nar</li> <li>Cor</li> <li>How to performed to the second second</li></ul>	eal with LabVIEW objects as entities? / med objects nstructor and destructor revent unintended object wire forks?		
<ul> <li>Reference</li> <li>Object</li> <li>Function</li> <li>How to dr</li> </ul>	<ul> <li>Reference, Singleton</li> <li>Object Manager</li> <li>Functional Global Variable &amp; Visitor</li> </ul>		
– Separa – Event h	<ul> <li>Separation of passive object data and active threads -&gt; Thread Pool</li> <li>Event handling</li> </ul>		
<ul> <li>How to overcome some technical restrictions?</li> <li>Missing class information -&gt; vi.lib\Utility\LVClass</li> <li>Missing overloading -&gt; Variant</li> </ul>			
– Missing – Missing	g Multiple Inheritance -> Aggregation g Interfaces -> Delegation		
24. Sep. 2008	H.Brand@gsi.de, SEI Herbsttagung 2008		



LabVIEW provides a view of the LabVIEW Class Hierarchy which is shown here for the HGF Base Class library. The top gray box is THE *LabVIEW Object* the basic ancestor class. Blue classes belong to the HGF Base Class library. Red classes demonstrate the usage of the HGF Base Classes. LabVIEW provides no UML class diagrams. Only the inheritance tree is shown, but neither associations between classes nor aggregation or composition. For that purpose the UML-Modeler of Endevo can be used,

http://www.endevo.se/index.php/en/Produkter\_Beskrivningar/Endevo-UML-Modeller-1.2.html.



The next transparencies will introduce the **Factory** design pattern *HGF\_Factory* and the *HGF\_Base* class to be used for derived classes that specify objects to be used as entities.



This transparency shows the UML class diagram of the *HGF\_Factory* on the left hand side and a description of its features on the right.

The *HGF\_Factory* has an association to *HGF\_Base* to provide the object name as input for the *createObject* method for convenience and intuitive interface.

Both classes remember some information which is otherwise not available from LabVIEW, but maybe necessary to know on application level, such as *className*, *createdFromFactory*, *objectName* and *initialized*. For example a framework application, or even the object itself, can query if the object was created by a *HGF\_Factory* or whether it was initialized or not.

*HGF\_Factory* provides class constants for all classes that are part of the HGF Base Class library. A developer needs to create his own factory, e.g *HB\_Factory*, that overrides the *classes.vi* to provide other class constants to be produced. Classes that inherit from *HGF\_Base* have to override the *initialize.vi* method to allocate resources and initialize their attributes.



This sequence diagram shows two scenarios. The upper part shows the sequence how an object is created and initialized, the lower how is becomes destroyed.



This slide shows the implementation of HGF\_Factory:createObject.vi.

Since a VI can not be overloaded, we have to face the problem of different initialization parameters for different classes. A variant data type can not only have a value, but also an arbitrary number of attributes of arbitrary types. This feature is used to overcome that problem. To avoid typing mistakes each class provides a method *classname.initData2Variant.vi* which writes specific VI parameters to the corresponding variant attribute. The *classname* prefix is necessary to avoid the VI naming problem. Of course the variant attributes can be also written directly from an application VI, e.g. parsing network data generically.

In a first step the *classes.vi* method is called to create a default object of the desired class. The *objectName* it written to the corresponding variant attribute. Finally the overwrite method *initialize.vi* of objects class is called to initialize itself. It first calls its *parent class:initialize.vi*, which calculates the *className* and remembers whether it was called from the *HGF\_Factory*. Then it initializes its attribute values from the corresponding variant attributes. It also indicates that the initialize method was called which is otherwise not possible because the attribute has private scope and no accessor method it provided by the class.



The next transparencies will introduce the **Reference** design pattern, *HGF\_Reference*, and the *HGF\_ObjectManager* library to deal with LabVIEW objects as entities. Also the **Singleton** design pattern becomes introduced as special case of the Reference pattern.

How to create References to objects? • Reference object should follow dataflow paradigm! (That means such reference objects become cloned at wire forks.) – Reference? → Idea → Queue! • Single element size queue – Queues can be referenced in LV – Size=1 → Object is in the queue or not → Mutual exclusion HFFReference We reference HFFREference HFFREference HFFREference HFFREference HFFREference HFFREference HFFREference HFFREference HFFREference HFFREference HFFREference HFFREference HFFREference HFFREference HFFREference HFFREference HFFREference HFFREference HFFREference HFFREference	HGF_R	eference	HGF_Reference name: STRING Queue reference: RefNum +create +destroy +checkin +checkout
Image: Sector sector percent in the error in (no error)       Image: Sector sector percent in the error in (no error)         Image: Sector sector percent in the error in (no error)       Image: Sector sector percent in the error in (no error)         Image: Sector sector percent in the error in (no error)       Image: Sector sector percent in the error in (no error)         Image: Sector sector percent in the error in (no error)       Image: Sector sector percent in the error in (no error)         Image: Sector sector percent in the error in (no error)       Image: Sector sector percent in the error in (no error)         Image: Sector sector percent in the error in (no error)       Image: Sector sector percent in the error in (no error)         Image: Sector sector percent in the error in (no error)       Image: Sector sector sector percent in the error in (no error)         Image: Sector	How to create • Reference (That means – Referent • Single elert – Queues – Size=1	e References to objects? e object should follow data s such reference objects become nce? $\rightarrow$ Idea $\rightarrow$ Queue! ment size queue s can be referenced in LV $\rightarrow$ Object is in the queue or r	flow paradigm! e cloned at wire forks.) not $\rightarrow$ Mutual exclusion
0.4 G 0000 UR Perclass Test Investigate Construction A	HGF_Refere     Image: Class Prive Project     Image: Class     Im	HGF_BaseClasses.lvlib:HGF_Reference.lvclass:cree     Ele Edit View Project Operate Iools Window Help	HGF_Reference error out error out error out

In order to deal with LabVIEW objects as entities we need to develop a helper class since we can not forbid the user to object wires. Such reference objects need to follow the dataflow paradigm. A LabVIEW queue perfectly fulfills that requirements. Queue can be referenced. It is no problem to copy queue references since their contents are not copied. If the queue is single element size the mutual exclusion between different assessors is guaranteed automatically, an object is in the queue or not.

The *HGF\_Reference.lvclass:create.vi* creates a new single element sized queue and enqueues the given object immediately. The queue reference is stored in the HGF\_Reference attribute which is returned to the caller.



This example shows how to access objects by reference from different threads. It also demonstrates that the LabVIEW object really follows the dataflow paradigm. It flows from the reference queue through the Vis and back into the queue. Of course the developer is responsible to check-in the object after manipulation and to create no clones. The class developer could also decide to declare only those VIs public that already include the check-out and check-in Vis, so the user of the class has no chance to access the object directly, but the reference object only.



The *HGF\_Singleton* is a library that contains a private class and queue reference to ensure that only one instance of that class can be created.

The private class attribute is defined as strict type data cluster. The class provides methods to get and set the attribute data which can be used by public VIs to implement the required functionality. The queue is created once on first call and the default object of class is inserted. The queue reference is stored in an uninitialized shift register (functional global variable) in a private method and is returned on each subsequent call. As a result neither the queue reference nor the object becomes available to the user of the *Singleton*. It is guaranteed that no object clones can be created outside of the library, that means out of control of the *Singleton* developer.



The *HGF\_ObjectManager* is a library that maintains a private FGV which contains an array with unique corresponding entries, object reference and object name.

The library provides methods to create new objects and to destroy them. So, there is no way to **accidentally** clone objects. A developer has to checkout an object before he can have access to it. Of course, he has to make sure that he does not create clones and finally check-in the object into the reference again. An example is shown on the next slide.



This example shows how to use the *HGF\_ObjectManager* and how to access object by reference or name from different threads. Please make sure that the *HGF\_ObjectManager.lvlib:delete.vi* is called for all objects at the end of your program to cleanup all acquired resources.



The next transparencies will introduce the **Functional Global Variable** design pattern, *HGF\_FGV*, and the **Visitor** design pattern.


LabVIEW Objects are stored as array in a Functional Global Variable (uninitialized shift-register). The Visitor, an object inherited from HGF\_FGV\_Action, overrides the action.vi, to access or manipulate the LabVIEW Objects stored in the FGV, e.g. to append more object to the object array stored in the FGV. The HGF\_FGV.lvlib:FGV\_DB.vi is reentrant. A developer can make copies of the template HGF\_FGV.lvlib:FGV\_DB.vit to create different FGV\_DB instances.



Two kinds of HGF\_FGV\_Action classes are available.

•Classes to manipulate the object array

•Classes to manipulate the objects stored in the object array

The *HGF\_FGV\_Visitor* carries the object *visitor* which knows what to do with the selected object.



This example shows how to use *HGF\_FGV\_Action* and *HGF\_FGV\_Visitor* to manipulate objects that are stored in a FGV database instance.

The FGV DB instance is cleared in the very beginning. Then ten objects of *HB\_Simple* class are created and appended to the FGV DB instance. Next a *HB\_Simple\_Increment* visitor, increments the object's attribute value x, is send to all object stored in the FGV\_DB instance. Finally copies of all FGV\_DB instance objects are requested to display their current values on the frontpanel.



The *HGF\_FGV* has its own associates visitors. All other classes that use this design pattern inherit from *HGF\_Visitable* which accept *HGF\_Visitors*. Refer to next transparancy for more detSails.



A UML digram of the Visitor pattern is shown on the left hand side, the blockdiagram of the relevant class methods on the right hand side.

Accept and visit are the names of the associations between the *HGF\_Visitor* and *HGF\_Visitable* classes.

If the *HGF\_Visitor* object is accepted by a *HGF\_Visitable*, it calls the visit method of the visitor. The visitor knows what to do and necessary parameters, the visitable knows how to do it.

Content	s (Break)	No the second
<ul> <li>LVOOP Det</li> <li>Focus of H</li> <li>Factory &amp;</li> <li>Reference</li> <li>Functional</li> <li>Events &amp; 1</li> <li>Networ</li> </ul>	esign Patterns IGF Base Class Library HGF_Base & Object Manager I Global Variable & Visitor Thread Pool & Communication	
Questions	? Comments?	
<ul> <li>Starting Point</li> <li><u>http://wikition/view/M</u></li> <li><u>http://wikition/view/M</u></li> <li>LVOOP Wor</li> <li><u>http://wikition/view/M</u></li> </ul>	nts for your own work i.gsi.de/cgi- <u>NUser/LabVIEWObjectOrient</u> i.gsi.de/cgi-bin/view/NIUser/H kshop i.gsi.de/cgi-bin/view/NIUser/L	tedProgramming HGFBaseClassLibrary _VOOPWorkshopMarch2007
24. Sep. 2008	H.Brand@gsi.de, SEI Herbsttagung 2008	

The next transparencies will introduce generic thread handling using LabVIEW classes. The corresponding design pattern is called **Thread Pool**.



LabVIEW classes provide private data and member VIs operating on that data only. Though all LabVIEW class a passive and in a way extended wire types only. But similar to the *BaseProcess* class within the *CS* Framework or active classes in Java, it would be nice have active objects within LabVIEW that perform (quasi-) periodic actions or react on external and internal events in a distributed computing environment. The corresponding design pattern is called **Agent**. An Java Agent Development System has been introduced already before 1999, Aglets in CERN Summer School of Computing (book reference to be inserted here).

In LabVIEW the driving program or active threads, **Worker** started and maintained by a **ThreadPool**, have to be separated from **Tasks**, that know what to do with passive data objects. The problem should be solved very generic to enforce reusability and avoid code duplication. That leads to the *HGF\_ThreadPool* design pattern as well as **Event** and **Exception** classes.



This transparency shows the UML class diagram of the Thread Pool. Objects of *HGF\_ThreadPool* must be entities, stored in *HGF\_Reference* objects, since they start and maintain active threads, *HGF\_ThreadWorker*. The *HGF\_ThreadWorker* performs the actions defined by the *HGF\_ThreadTask*. *HGF\_ThreadWorker* and *HGF\_ThreadTask* are base classes. Child classes can override the default implementation of *HGF\_ThreadWorker.lvclass:thread.vi* and *HGF\_ThreadTask.lvclass:action.vi* methods.

A HGF\_ThreadWorker takes the next HGF\_ThreadTask from the input queue of HGF\_ThreadPool and executes its action.vi and send it to the desired destination, a HGF\_Event, or the default task output queue of HGF\_ThreadPool. HGF\_ThreadTask.lvclass:action.vi contains the implementation of the task to be executed, that means the task knows what to do. HGF\_ThreadTask provides an visitable object array in its attribute that could be used by any child class. A HGF\_ThreadTask may wait for a (visitor received from an) trigger event before performing the (visitors) action. HGF\_TaskOnce and HGF\_TaskLoop are child classes of HGF\_ThreadTask. HGF\_TaskOnce performs a visitors action once on all visitable objects and returns with the results. HGF\_TaskLoop waits in a while loop for arriving visitors to perform their actions. Since the task typically does not return, he has to send the visitor to his desired destination. HGF\_Exceptions are published via HGF\_TriggeredEvents.

a ter o	Synchronization	🛂 Project Explorer - HB_BaseClass_Test.I 🖃 🗖 🔀
		Eile Edit View Project Operate Tools Window Help
HGF_Events		
<ul> <li>HGF_Event (red)         <ul> <li>LabVIEW Object wait(tim.</li> <li>send(LabVIEW Object)</li> </ul> </li> <li>HGF_Timing         <ul> <li>HGF_InternalEvent</li> <li>HGF_Rendezvous</li> <li>HGF_Rendezvous</li> <li>HGF_TriggeredEvent</li> <li>HGF_Occurrence</li> <li>HGF_Notifier</li> <li>HGF_Quite</li> <li>FAIR_StartEvent</li> <li>HGF_SVEvent</li> <li>» HGF_SVEvent</li> <li>» HGF_VariantDataObject</li> <li>HGF_PVDataConverter</li> <li>HGF_PVSubscriber</li> <li>HGF_Exception</li> </ul> </li> </ul>		HGF_Event.tvtdass - C HGF_Event.tvt - C HGF_Event.expendData2Variant.vi - C HGF_Event.appendData2Variant.vi - C HGF_Ev
24. Sep. 2008	H.Br:	

This transparency shows the *HGF\_Event* class hierarchy. *HGF\_Event* is marked with a red square. Most LabVIEW event sources are implemented as child class of *HGF\_Event*. There are internal event like Wait, WaitOnNextMultiple, Rendezvous. Other events can be triggered, e.g. Occurrence, Notifier, Queue, or Network events, e.g. Shared Variable or DIM. Network event require some helper classes to enable generic programming dealing with process variables (PV). HGF\_Exception could maybe used to extend LabVIEWs concept of error handling. (*FAIR\_StartEvent* is a joke, for insiders only!)



LabVIEW make thread handling very easy. Just draw loops with no data dependency on the block diagram and they will become executed in parallel. But this aproach requires explicit programming and wiring. A more generic approach like a Thread Pool make things slightly complicate. One has to use VI-Server methods and properties to start asynchronous threads programmatically. One also has to deal with the VI references and has to cleanup carefully. The upper blockdiagram shows how threads are started within the *HGF\_ThreadPool*. (For technical reason this VI has to be member of HGF\_ThreadWorker. The user will call *HGF\_ThreadPool.lvclass:startThread.vi* which internaly calls *HGF\_ThreadWorker.lvclass:startThread.vi*)

*HGF\_ThreadWorker.lvclass:callThread.vi* is reentrant and call the dynamic dispatch method *HGF\_ThreadWorker.lvclass:thread.vi*, which is partly shown in the lower right corner. The red circle marks the public *HGF\_ThreadTask.lvclass:execute.vi* performing the real protected dynamic dispatch VI *HGF\_ThreadTask.lvclass:action.vi* which can be overwritten by childclasses.



This example shows how a *HGF\_TaskOnce* object, containing a visitable object array, is dispatched from the Event Loop of main.vi to a *HGF\_ThreadPool*. *HGF\_TaskOnce* waits for the Visitor, which is in this example a parameter of the *HGF\_Event*. *HGF\_TaskOnce* then applies the visitors action to all visitable objects, in this example it is incrementing the attribute X of *HB\_Simple* class. Next *HGF\_TaskOnce* is send to its desired destination and received in the Monitor Loop of the main.vi. Here the *HGF\_TaskOnce* object is asked for the result of its action.







The first part of the talk will introduce LabVIEW, discuss the usage of object oriented software design and points out the difference to conventional object oriented programming languages.

The second part of the talk will focus on LVOOP Design Patterns that enables the usage of LabVIEW objects as entities. The HGF Base Class library contains an implementation of important design patterns with respect to the dataflow paradigm.









HELMHOLTZ ZENTRUM BERLIN

für Materialien und Energie

# Hochpräzise Messung transienter Oberflächenphotospannungen

S. P. Bönisch, Th. Dittrich, S. Dube, P. Zabel

SEI-Tagung, Max-Planck-Institut für Plasmaphysik, IPP-Teilinstitut Greifswald, 22.- 24.9. 2008

Hochpräzise Messung transienter Oberflächenphotospannungen

HELMHOLTZ ZENTRUM BERLIN für Materialien und Energie

## Inhalt

- •Einleitung
- •Meßprinzip
- •Meßaufbau
- Meßdatenaufbereitung
- •Ergebnisse
- •Zusammenfassung

2



## **Motivation**

Untersuchung von Ladungsträgergenerations- und Relaxationsmechanismen an Modellsystemen photoaktiver Materialien bzw. Materialsystemen mit Schichtdicken im molekularen Bereich (nm).

Messung der transienten Oberflächenphotospannung mit:

- 1. ≥10GΩ Eingangsimpedanz
- 2. ≤10µV Auflösung
- 3. 8 Größenordnungen im Zeitbereich
- 4. In extrem störbehafteter Umgebung
- 5. Logarithmisch zeitskalierter Ausgabe

Einbindung in bereits bestehende Aufbauten, sowie möglichst variable Anwendbarkeit im Labor ist eine weitere Herausforderung für diese Entwicklung!





**Probenpräparation Modellsystem** 

E

HELMHOLTZ ZENTRUM BERLIN





## Schaltung



Eingangswiderstand frei wählbar
Schaltnetzteile und Filterung zur Störunterdrückung

Spezifikation: •Eingangsimpedanz 10GΩ || <1pF •Verstärkung = 1 •DC-Offset ≤ 1mV •Rauschen ≤ 7nV/√Hz •Bandbreite > 500MHz

9





## Datenaufbereitung

•Datenreduktion durch logarithmischen Sampleabstand Gleitende logarithmische Mittelung



Anzahl von Datenpunkten für gleitende Mittelung:



NSS - number of neighboured samples TS - time sample

11

HELMHOLTZ

ZENTRUM BERLIN

Hochpräzise Messung transienter Oberflächenphotospannungen

## Ergebnisse – Meßsystem



12

Hochpräzise Messung transienter Oberflächenphotospannungen



#### Ergebnisse – Ladungsträgergeneration





•Gemessene Oberflächenphotospannungen ca. Faktor 10 kleiner als theoretisches Maximum (Q=C<sub>ph</sub>) •Oberflächenphotospannung steigt mit CdS-Schichtdicke

- •Sättigungseffekt bei großen Ladungsträgerdichten durch Rekombination (Q≈10<sup>13</sup> cm<sup>-2</sup>)
- •Unverstandener Effekt bei Schichtdicken >20nm (>10dips)





#### Zusammenfassung

Meßsystem ermöglicht hochpräzise Messung transienter Oberflächenphotospannungen
Oberflächenphotospannung steigt mit der Schichtdicke einer photoaktiven CdS-Schicht
Sättigungseffekt bei hohen Ladungsträgerkonzentrationen infolge Rekombination
Relaxationsmechanismus verändert sich bei einer CdS-Schichtdicke von ca. 12nm
Verfahren sehr gut geeignet für Untersuchungen der Ladungsträgergeneration in molekularen Strukturen

Hochpräzise Messung transienter Oberflächenphotospannungen



## Herzlichen Dank an alle am Projekt beteiligten Personen:

Projektleitung Dr. Thomas Dittrich / SE2Hardware Dr. Sven Bönisch / WTE

•Software Sascha Dube / WTE

Auswertung Meßdaten Philipp Zabel / SE2

•Probenpräparation H. Muffler

16



#### Literaturreferenzen

[1] an overview of surface photovoltage is given in L. Kronik, Y. Shapira, Surf. Sci. Rep. **37** (1999) 1.

[2] I. Mora-Seró, Th. Dittrich, G. Garcia-Belmonte, J. Bisquert, J. Appl. Phys. **100** (2006) 103705.

[3] E. O. Johnson, J. Appl. Phys. 28 (1957) 1349.

[4] see, for example, J. Franz, "Störungssicherer Aufbau elektronischer Schaltungen", Teubner Verlag, 2002.

[5] H.-J. Muffler, Dissertation, Freie-Universität Berlin (2001).

[6] Th. Dittrich, V. Duzhko, F. Koch, V. Kytin, J. Rappich, Phys. Rev. B 65 (2002) 155319.

[7] V. Kytin, V. Duzhko, V. Yu. Timoshenko, J. Rappich, Th. Ditrich, phys. stat. sol. (a) **185** (2001) R1.

# High precision differential measurement of surface photovoltage transients on ultra-thin CdS layers

Th. Dittrich, S. Bönisch, P. Zabel, S. Dube

#### High-impedance buffer and set-up for differential transient SPV measurements

The electric part of the measurement system consisted of 2 identical single ended high impedance buffer amplifiers with 50  $\Omega$  output. Both output signals were digitized using a 2-channel DAQ-Board (CompuScope 14200, GAGE, bandwidth 100 MHz, resolution 14 bit, used sampling rate 100 MS/s, 10<sup>8</sup> samples). The buffer amplifiers were standard industry grade JFET-input OPAMP's from Texas Instruments OPA656, configured as unity-gain voltage followers. The input impedance was given by the input shunt resistance of 10 G $\Omega$ . Special attention had to be paid to the power supply. Shielded switch mode power supplies and extensive filtering were used for optimum rejection of main disturbance. The electrical specifications of the buffer amplifiers were: input impedance 10 G $\Omega$ , < 1 pF; output voltage swing ± 2 V; gain 0 dB, non-inverting; DC-offset < 1 mV; bandwidth 500 MHz; input noise voltage density 7nV/Hz<sup>0.5</sup> (f > 100 kHz); power supply +-5 V DC, 100 mA.

The heart of the set-up consisted of the two identical measurement capacitors connected with the two identical high impedance buffers. The measurement capacitors were formed by the back contact of the sample, an ultra-thin charge selective layer, a mica spacer (about 40  $\mu$ m thick) and a quartz cylinder with a transparent SnO<sub>2</sub>:F electrode. The SnO<sub>2</sub>:F electrodes were gently pressed on the mica spacers via a cardanic spring. One electrode remained in the dark whereas the other electrode was illuminated with laser pulses (N<sub>2</sub> laser, pulse duration time 5 ns, wavelength 337 nm, repetition rate 1 Hz, intensity between 0.6 and 25  $\mu$ J/cm<sup>2</sup>). As remark, there is no principal need for two identical electrode configurations since a circuit identical to the illuminated electrode with the sample would be sufficient for the differential SPV measurement. But it was much easier to realize two identical electrode configurations in our experiments.

The two outputs of the high-impedance buffers were connected with the two channels (A and B) of the oscilloscope. For triggering with a jitter less than 1 ns a part of the light pulse was reflected with a beam splitter to a Si photodiode with an amplifier. The signal of the photodiode was transformed to a TTL-trigger pulse in the sensitive amplifier. Common mode disturbance gave identical signals on channels A and B since the measurement capacitors and the high-impedance buffers were identical. Therefore, common mode disturbance disappeared in the differential transients A – B. The differential transient was formed by software in the personal computer.

#### Logarithmic read-out of one transient over 8 decades and averaging

The huge amount of 10<sup>8</sup> data points per transient is measured on board of the DAQ. The full read-out of each transient would demand tremendous resources for experiments in time and memory in the computer. However, most of the data points do not carry useful information in SPV experiments since processes change usually logarithmically. Therefore, the read-out of data points was reduced from a linear time scale to equidistant samples in a logarithmic time scale. The number of registered data points per transient was reduced from 10<sup>8</sup> to less than 10<sup>3</sup> by introducing a special read-out and averaging algorithm. Due to this measure, first, the transfer rate of transients from the DAQ to the computer increased by about 3 orders of

magnitude, second, the statistic noise rejection improved at longer times depending on an averaging parameter ( $K_A$ ), and, third, the memory needed for one stored transient decreased by 5 orders of magnitude.

The time values in the transients one would like to safe on the computer were numbered by 1, 2, 3 ... ~1000 ( $P_{read-out}$ ). The values of  $P_{read-out}$  have to be set into a relation to the numbers of the selected time values in the memory of the DAQ ( $P_{on-board}$ ). The values of  $P_{read-out}$  and  $P_{on-board}$  were equal for the first 100 data points in the transients. The trigger was set after the first 6 samples to fix the base line. Starting with  $P_{read-out} = 101$ , the values of  $P_{on-board}$  were selected by using the following empirical equation

$$P_{on-board} = \operatorname{int}\left(10 \cdot \exp(\frac{P_{read-out}}{60}) + 48\right) \tag{1}$$

The exponential increase in equation (2) was chosen in such a way that the remaining 6 orders of magnitude in time were covered by 800...900 values of P<sub>on-board</sub>.

Additionally, a procedure has been implemented for  $P_{read-out} > 100$  in order to decrease the noise by averaging over neighboured samples. With respect to equation (1) the number of neighboured samples (NNS) at a certain value of  $P_{read-out}$  increased also exponentially

$$NNS = \frac{\operatorname{int}\left(10 \cdot \exp(\frac{P_{read-out}}{60}\right) + 48}{K_A}$$
(3)

The product of the time and of the inverse of the parameter  $K_A$  at a given value of  $P_{read-out}$  can be understood as an exponentially increasing integration time constant in a transient measurement. For the given experiments,  $K_A$  was set to 1000.

The measured transients were subtracted to attain a differential measurement. The applied measures facilitated an exceedingly high suppression of interference or correlated potential fluctuations of more than 40 dB compared to a single ended measurement system.

#### Summary

Time-resolved surface photovoltage (SPV) is an important method for studying charge separation, for example, in nano-structured semiconductors. High precision differential measurement of SPV transients was realized with two identical measurement capacitors and high-impedance buffers. In addition, logarithmic readout and averaging procedures were implemented for single transients over 8 magnitudes in time. As a model system ultra-thin CdS layers were investigated. The thickness dependencies of the SPV amplitudes and that of the dominating relaxation mechanisms are demonstrated and discussed.